[發(fā)明專利]半導體裝置及半導體裝置的制造方法

有效

• 申請?zhí)枺?/td>: 202010151984.9
• 申請日: 2020-03-06
• 公開（公告）號: CN111697055B
• 公開（公告）日: 2023-09-08
• 發(fā)明（設計）人: 陳則
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06
• 代理公司: 北京天昊聯(lián)合知識產權代理有限公司 11112
• 代理人: 何立波;張?zhí)焓?/td>

1.一種半導體裝置，其具有：

第1導電型的半導體襯底，其規(guī)定有單元區(qū)域、包圍所述單元區(qū)域的界面區(qū)域、以及包圍所述界面區(qū)域的末端區(qū)域；以及

絕緣膜，其配置于所述半導體襯底的表面之上，

所述絕緣膜在所述單元區(qū)域及所述末端區(qū)域的至少一者具有第1開口部，并且在所述界面區(qū)域具有與所述第1開口部相比開口率低的第2開口部，

該半導體裝置還具有：

第2導電型的第1雜質層，其配置于所述半導體襯底中的所述第1開口部之下的所述表面；以及

第2導電型的第2雜質層，其配置于所述半導體襯底中的所述第2開口部之下的所述表面，與所述第1雜質層相比雜質濃度低，

所述第2雜質層是遍及多個所述第2開口部各自之下而配置的。

2.根據(jù)權利要求1所述的半導體裝置，其中，

所述第1雜質層包含：陽極層，其配置于所述單元區(qū)域的所述第1開口部之下；以及保護環(huán)層，其配置于所述末端區(qū)域的所述第1開口部之下。

3.根據(jù)權利要求1或2所述的半導體裝置，其還具有：

導電膜，其配置于所述絕緣膜之上，經(jīng)由所述第1開口部與所述第1雜質層連接；以及

半絕緣膜，其與所述導電膜連接，并且經(jīng)由所述第2開口部與所述第2雜質層連接。

4.根據(jù)權利要求1或2所述的半導體裝置，其中，

所述第2雜質層的所述半導體襯底的所述表面處的濃度比所述第1雜質層的所述半導體襯底的所述表面處的濃度的0.001倍大且比0.5倍小。

5.根據(jù)權利要求2所述的半導體裝置，其中，

多個所述保護環(huán)層配置于所述末端區(qū)域的多個所述第1開口部之下，

該半導體裝置還具有：

第1導電型的第3雜質層，其在所述半導體襯底的背面配置于所述末端區(qū)域中的與接近所述界面區(qū)域的一個所述保護環(huán)層對應的部分、所述界面區(qū)域、及所述單元區(qū)域，與所述半導體襯底相比雜質濃度高；以及

第2導電型的第4雜質層，其在所述半導體襯底的所述背面配置于除了所述部分之外的所述末端區(qū)域。

6.根據(jù)權利要求1或2所述的半導體裝置，其中，

所述半導體襯底在所述末端區(qū)域具有壽命抑制能級。

7.一種半導體裝置的制造方法，其具有以下工序：

準備第1導電型的半導體襯底，該第1導電型的半導體襯底規(guī)定有單元區(qū)域、包圍所述單元區(qū)域的界面區(qū)域、以及包圍所述界面區(qū)域的末端區(qū)域；

在所述半導體襯底的表面之上形成絕緣膜，該絕緣膜在所述單元區(qū)域及所述末端區(qū)域的至少一者具有第1開口部，并且在所述界面區(qū)域具有與所述第1開口部相比開口率低的第2開口部；

經(jīng)由所述第1開口部及所述第2開口部將第2導電型的雜質注入至所述半導體襯底；以及

通過將注入的所述雜質激活而形成第2導電型的第1雜質層和第2導電型的第2雜質層，該第2導電型的第1雜質層配置于所述半導體襯底中的所述第1開口部之下的所述表面，該第2導電型的第2雜質層配置于所述半導體襯底中的所述第2開口部之下的所述表面，與所述第1雜質層相比雜質濃度低，

所述第2雜質層是遍及多個所述第2開口部各自之下而配置的。