[發明專利]形成邊界單元的方法、集成電路以及集成電路裝置

在審

• 申請號: 202010150137.0
• 申請日: 2020-03-06
• 公開（公告）號: CN111950224A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 張育榮;蔡旻原;楊穩儒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成邊界單元的方法，包括：

確定第一功能單元的邊界；

沿著確定的邊界的第一部分布置第一多個第一類型偽單元，其中，所述第一部分在第一方向上延伸，并且其中，每個第一類型偽單元包括第一預定義尺寸；以及

沿著所述確定的邊界的第二部分布置第二多個第二類型偽單元，所述邊界的所述第二部分在第二方向上延伸，其中，每個第二類型偽單元包括第二預定義尺寸，并且其中，所述第二預定義尺寸與所述第一預定義尺寸不同。

2.根據權利要求1所述的方法，其中，沿著所述確定的邊界的所述第一部分布置所述第一類型偽單元包括將所述第一類型偽單元布置在所述確定的邊界的內部的預定距離處。

3.根據權利要求1所述的方法，其中，第一類型偽單元基于第一標準偽友好邊界單元，并且第二類型偽單元基于第二標準偽友好邊界單元。

4.根據權利要求3所述的方法，其中，所述第一類型偽單元和所述第二類型偽單元分別通過增加所述第一標準偽友好邊界單元和所述第二標準偽友好邊界單元的高度來進行垂直擴展。

5.根據權利要求1所述的方法，還包括，沿著所述邊界的剩余部分布置第三多個第一類型偽單元。

6.根據權利要求5所述的方法，其中，沿著所述邊界的剩余部分布置所述第三多個第一類型偽單元包括，沿著未由所述第一多個第一類型偽單元和所述第二多個所述第二類型偽單元覆蓋的所述邊界在間隙中布置所述第三多個第一類型偽單元。

7.根據權利要求1所述的方法，其中，所述第二方向與所述第一方向正交。

8.根據權利要求1所述的方法，還包括：

確定所述電路的第二功能單元的另一邊界，所述第二功能單元鄰接所述第一功能單元；以及

沿著所述第二功能單元的所述另一邊界的第一部分布置第三多個第一類型偽單元，其中，所述第一類型偽單元的至少部分在所述第一多個第一類型偽單元和所述第三多個第一類型偽單元中共用。

9.一種集成電路，包括：

第一功能單元；

第一多個偽單元，沿著圍繞所述第一功能單元的邊界的在第一方向上延伸的部分布置，所述第一多個偽單元彼此鄰接布置；

第二多個偽單元，沿著圍繞所述第一功能單元的所述邊界的在第二方向上延伸的第二部分布置，所述第二多個偽單元彼此鄰接布置；以及

一個或多個偽單元，沿著所述邊界的一個或多個剩余部分布置，從而形成圍繞所述第一功能單元的偽單元環。

10.一種集成電路裝置，包括：

存儲器件；以及

處理器，連接到所述存儲器件，其中，所述處理器操作為：

確定圍繞電路的第一單元的第一邊界；

沿著所述第一邊界的第一方向上的第一部分布置第一多個第一類型偽單元，其中，每個所述第一類型偽單元包括第一預定義尺寸；

沿著所述第一邊界的第二方向上的第二部分布置第二多個第二類型偽單元，其中，每個所述第二類型偽單元包括第二預定義尺寸，其中，所述第二預定義尺寸與所述第一預定義尺寸不同，并且其中，所述第二方向與所述第一方向不同；以及

沿著所述第一邊界的剩余部分布置第三多個第一類型偽單元。