[發明專利]用于大密度和高數據速率通信應用的分布式電氣過應力保護

有效

• 申請號: 202010149699.3
• 申請日: 2020-03-06
• 公開（公告）號: CN111668207B
• 公開（公告）日: 2023-10-17
• 發明（設計）人: J·A·薩塞多;A·勒溫
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H02H9/02;H02H9/04
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.具有分布式和可配置的電氣過應力保護的半導體芯片，所述半導體芯片包括：

多個墊，包括信號墊、高功率墊和低功率墊；

至少電連接到所述信號墊、所述高功率墊和所述低功率墊的核心電路；和

可配置的過應力保護陣列，可操作以保護所述核心電路免受所述多個墊處的電氣過應力的影響，其中所述可配置的過應力保護陣列包括兩個或更多不同設備類型的多個過應力保護設備，其中選定的過應力保護設備的數量和選定的過應力保護設備的設備類型都是可編程的。

2.權利要求1所述的半導體芯片，其中所述兩個或更多不同設備類型包括鰭式場效應晶體管(FinFET)二極管和FinFET晶閘管。

3.權利要求2所述的半導體芯片，其中FinFET二極管包括由從基板延伸的p型有源(P+)鰭形成的陽極、由從所述基板延伸的n型有源(N+)鰭形成的陰極、以及所述P+鰭和所述N+鰭之間的交互有源隔離結構或所述P+鰭和所述N+鰭之間的淺溝槽隔離(STI)。

4.權利要求3所述的半導體芯片，其中所述交互有源隔離結構包括所述P+鰭和所述N+鰭之間的柵極或者所述P+鰭和所述N+鰭之間的淺溝槽隔離(STI)中的至少一種。

5.權利要求2所述的半導體芯片，其中所述鰭FET晶閘管包括由從基板延伸的P+鰭形成的陽極、由從所述基板延伸的N+鰭形成的陰極、以及所述P+鰭和所述N+鰭之間的交互有源隔離結構。

6.權利要求1所述的半導體芯片，其中所述可配置的過應力保護陣列包括電連接在所述高功率墊和所述信號墊之間的可定制的前向保護電路、以及電連接在所述信號墊和低功率墊之間的可定制的反向保護電路，其中所述可定制的前向保護電路和所述可定制的反向保護電路跨越所述半導體芯片分布。

7.權利要求6所述的半導體芯片，其中所述可定制的前向保護電路包括第一庫的單鰭FET二極管、第一庫的雙鰭FET二極管和第一庫的鰭FET晶閘管，其中所述可定制的反向保護電路包括第二庫的單鰭FET二極管、第二庫的雙鰭FET二極管和第二庫的鰭FET晶閘管。

8.權利要求1所述的半導體芯片，其中所述核心電路包括鰭FET晶體管和下列中的至少一種：(i)鰭FET的柵極和源極之間的分段和可編程的保護鰭FET二極管；或(ii)鰭FET的柵極和源極之間的分段和可編程保護鰭FET。

9.權利要求1所述的半導體芯片，其中所述核心電路包括通門電路，所述通門電路包括多個晶體管和多個鎮流電阻器，其中每個鎮流電阻器介于所述信號墊和所述多個晶體管中的相應一個之間。

10.權利要求1所述的半導體芯片，其中所述核心電路在與高功率墊和低功率墊相關聯的第一功率域中操作，并且與第二功率域的電路通信，其中所述核心電路還包括在所述高功率墊和所述核心電路的輸出之間的第一阻斷二極管或在所述核心電路的輸出和所述低功率墊之間的第二阻斷二極管中的至少一種。

11.權利要求1所述的半導體芯片，其中所述核心電路耦合到包括兩個或更多高功率墊的高功率軌，所述半導體芯片還包括分布式有源電源鉗位，所述分布式有源電源鉗位包括耦合到兩個或更多高功率墊的兩個或更多鉗位電路、配置為響應于檢測所述高功率軌上電氣過應力而生成檢測信號的共享檢測電路、以及配置為基于所述檢測信號來控制所述兩個或更多鉗位電路的共享驅動器電路。

12.權利要求1所述的半導體芯片，還包括次分布式過應力保護電路，包括柵極電阻器和多個晶體管，每個晶體管具有電連接至低功率墊的源極和電連接至所述柵極電阻器的柵極，其中所述多個晶體管中的至少一個漏極電連接至所述核心電路的輸出。

13.權利要求12所述的半導體芯片，其中所述多個晶體管中的每個晶體管的漏極連接是可編程的。