[發(fā)明專利]半導(dǎo)體存儲裝置及半導(dǎo)體存儲裝置的制造方法

在審

• 申請?zhí)枺?/td>: 202010147553.5
• 申請日: 2020-03-05
• 公開（公告）號: CN112447750A
• 公開（公告）日: 2021-03-05
• 發(fā)明（設(shè)計）人: 松本壯太;西村貴仁
• 申請（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11582;H01L27/11568;H01L27/11521
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 張世俊

實施方式涉及一種半導(dǎo)體存儲裝置及半導(dǎo)體存儲裝置的制造方法。實施方式的半導(dǎo)體存儲裝置具備積層體，該積層體是多個導(dǎo)電層介隔絕緣層而積層，且具有配置著多個存儲單元的存儲器部、及多個導(dǎo)電層的端部成為階梯狀的階梯部，階梯部具有向與朝著存儲器部的方向相反方向升階的3個以上第1子階梯部，3個以上第1子階梯部中的至少1個第1子階梯部利用比第1子階梯部各階的階差大的階差，至少分割為上層階梯與下層階梯。

相關(guān)申請

本申請享有2019年8月30日申請的日本專利申請?zhí)?019-158388的優(yōu)先權(quán)的利益，該日本專利申請的所有內(nèi)容被引用在本申請中。

技術(shù)領(lǐng)域

本發(fā)明的實施方式涉及一種半導(dǎo)體存儲裝置及半導(dǎo)體存儲裝置的制造方法。

背景技術(shù)

在三維非易失性存儲器中，為了將所積層的多個導(dǎo)電層拉出，設(shè)置著導(dǎo)電層的端部成為階梯狀的階梯部。理想的是降低階梯部的階梯長度。

發(fā)明內(nèi)容

本發(fā)明的實施方式提供一種可降低階梯部的階梯長度的半導(dǎo)體存儲裝置及半導(dǎo)體存儲裝置的制造方法。

實施方式的半導(dǎo)體存儲裝置具備積層體，該積層體是多個導(dǎo)電層介隔絕緣層而積層，且具有配置著多個存儲單元的存儲器部、及所述多個導(dǎo)電層的端部成為階梯狀的階梯部，所述階梯部具有向與朝著所述存儲器部的方向相反方向升階的3個以上第1子階梯部，所述3個以上第1子階梯部中的至少1個第1子階梯部利用比所述第1子階梯部各階的階差大的階差，至少分割為上層階梯與下層階梯。

附圖說明

圖1是表示實施方式的半導(dǎo)體存儲裝置的構(gòu)成例的剖視圖。

圖2A～圖2C、圖3A～圖3C、圖4A～圖4D、圖5A～圖5B、圖6～圖8是表示實施方式的半導(dǎo)體存儲裝置的制造方法的順序的一例的剖視圖。

圖9A～圖9B、圖10A～圖10B、圖11A～圖11B是表示實施方式的變化例1的半導(dǎo)體存儲裝置的階梯部的形成方法的順序的一例的剖視圖。

圖12A～圖12B、圖13A～圖13B、圖14A～圖14B是表示實施方式的變化例2的半導(dǎo)體存儲裝置的階梯部的形成方法的順序的一例的剖視圖。

具體實施方式

以下，參照附圖對本發(fā)明詳細地進行說明。此外，本發(fā)明并不由下述實施方式限定。另外，下述實施方式中的構(gòu)成要素包含業(yè)者能夠容易地設(shè)想的構(gòu)成要素或者實質(zhì)上相同的構(gòu)成要素。

(半導(dǎo)體存儲裝置的構(gòu)成例)

圖1是表示實施方式的半導(dǎo)體存儲裝置1的構(gòu)成例的剖視圖。在本說明書中，上下方向根據(jù)下述階梯部SR的形狀來規(guī)定。具體來說，將階梯部SR的階臺部分，即階梯部SR的各階中的絕緣層OL的露出面所朝向的方向設(shè)為上方向。

如圖1所示，半導(dǎo)體存儲裝置1具備三維地配置著多個存儲單元MC的存儲器部MEM、將與存儲單元MC連接的字線WL拉出的階梯部SR、及有助于存儲單元MC的動作的周邊電路CUA。

周邊電路CUA包含配置在硅襯底等襯底SB上的晶體管TR、連接于晶體管TR的接點、及配線等。包含周邊電路CUA的襯底SB整體由層間絕緣層LIL覆蓋。在層間絕緣層LIL上配置著源極線SL。源極線SL例如是多晶硅層等。

在源極線SL上，配置著作為導(dǎo)電層的字線WL與絕緣層OL交替地積層多個而成的積層體LM。字線WL例如是鎢層或鉬層等。絕緣層OL例如是SiO₂層等。

此外，積層體LM中所包含的字線WL的層數(shù)為任意。另外，積層體LM可以在最下層的字線WL的下方配置選擇柵極線(未圖示)而構(gòu)成，也可以在最上層的字線WL的上方配置選擇柵極線(未圖示)而構(gòu)成。