[發明專利]可減少ADC通道且不丟失多擊中事例的開關選擇電路

在審

• 申請號: 202010141997.8
• 申請日: 2020-03-04
• 公開（公告）號: CN111208772A
• 公開（公告）日: 2020-05-29
• 發明（設計）人: 余李;王武斌;李興;嚴晗;黃振強
• 申請（專利權）人: 明峰醫療系統股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 紹興市越興專利事務所(普通合伙) 33220
• 代理人: 蔣衛東

本發明提供了一種可減少ADC通道且不丟失多擊中事例的開關選擇電路，涉及探測器信號檢測技術領域，包括探測器模塊、SiPM快信號觸發電路、延遲電路、高速選通器、模數轉換器和FPGA，其中探測器至少每兩個SiPM載板對應一個ADC通道，每一個ADC通道對應一個高速選通器。本發明通過控制高速數字選通器，切換各路探測器SiPM載板輸出的能量信號分時進入ADC進行測量，從而減少所需要的ADC芯片信號通道數。另外通過選通器設計，避免相鄰載板間的multi?hit事例的丟失。

技術領域

本發明涉及一種可減少ADC通道且不丟失多擊中事例的開關選擇電路，屬于探測器信號檢測技術領域。

背景技術

探測器模塊是PET系統的核心部件，探測器的架構和穩定性往往決定整個系統的架構和穩定性。探測器需要檢測出信號的能量信息，從而來判斷該信號是否是一個真實的事例。探測器對信號能量信息的獲取，一般是對SiPM產生的模擬脈沖信號積分獲得。

傳統的PET探測器電子學架構往往是一個信號對應一個ADC通道。在系統中一個探測器往往有十幾個或者幾十個探測器模塊（晶體陣列+SiPM載板），在這樣的前提下，一個探測器所需的ADC通道數就非常龐大，并且與之對應的模擬信號通道也非常的多，從而會影響整個布板的抗干擾性和信號完整性。總結來說，現有技術中一個SiPM載板需要一個ADC通道對其進行測量，主要會存在以下缺陷：

（1）一個SiPM載板需要一個ADC通道，需要的ADC通道數多，成本高；

（2）信號傳輸通道多，板間連接器信號復雜；

（3）信號傳輸間干擾大；

（4）FPGA資源占用多，提高了對FPGA性能的需求，增加了成本。

基于此，做出本申請。

發明內容

為了解決現有技術中存在的上述缺陷，本發明的目的是提供一種可減少ADC通道且不丟失多擊中事例的開關選擇電路。

為了實現上述目的，本發明采取的技術方案如下：

一種可減少ADC通道且不丟失多擊中事例的開關選擇電路，包括

探測器模塊，由晶體陣列和SiPM載板組合而成，用于被γ光子擊中時發出快信號和標準信號；

SiPM快信號觸發電路，用于對快信號進行甄別，將該信號轉換為數字信號，并傳輸至FPGA進行處理；

延遲電路，用于延遲探測器模塊輸出的標準信號，使其到達高速選通器的時間晚于FPGA控制高速選通器的時間；

高速選通器，用于打開探測器模塊的相應ADC通道；

模數轉換器，用于將從高速選通器處接收到的信號進行模數轉換，將數字信號輸出至FPGA；

FPGA，用于處理觸發電路轉換的數字信號，判斷定位，并控制高速選通器將相應通道打開，將相應的信號輸出至后級；還用于處理模數轉換器轉換的數字信號，得到事例的能量信息；

其中探測器至少每兩個SiPM載板對應一個ADC通道，每一個ADC通道對應一個高速選通器。

作為優選，所述高速選通器的控制器件采用ADG759BCPZ芯片。

作為優選，探測器的相鄰通道分別連接至不同的高速選通器，以防止多擊中在相鄰模塊由于選通器仲裁而被丟失。

本發明的原理：本發明通過控制高速數字選通器，切換各路探測器SiPM載板輸出的能量信號分時進入ADC進行測量，從而減少所需要的ADC芯片信號通道數。另外通過選通器設計，避免相鄰載板間的multi-hit事例的丟失。

本發明能實現如下技術效果：