[發明專利]半導體器件

在審

• 申請號: 202010141802.X
• 申請日: 2020-03-04
• 公開（公告）號: CN111883534A
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 尹壯根;李載悳
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉美華;劉燦強

提供了一種半導體器件。所述半導體器件包括：基底，包括存儲器單元區域和連接區域；多個柵電極，堆疊在基底上；溝道結構，在存儲器單元區域中穿透多個柵電極并且包括在垂直于基底的上表面的垂直方向上延伸的溝道層；虛設溝道結構，在連接區域中穿透多個柵電極并且包括在垂直方向上延伸的虛設溝道層；第一半導體層，設置在基底與多個柵電極中的最下面的柵電極之間并且在存儲器單元區域中圍繞溝道結構；以及絕緣分離結構，設置在基底與多個柵電極中的最下面的柵電極之間并且圍繞虛設溝道層。

本申請要求于2019年5月3日在韓國知識產權局提交的第10-2019-0052383號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用全部包含于此。

技術領域

本公開的示例實施例涉及一種半導體器件及一種制造該半導體器件的方法，更具體地，涉及一種包括在垂直方向上延伸的溝道結構的半導體器件及一種制造該半導體器件的方法。

背景技術

隨著存儲器器件的集成密度的增加，具有垂直晶體管結構的存儲器器件會比具有傳統平面晶體管結構的存儲器器件更滿足需求。垂直晶體管結構的存儲器器件包括設置在基底上并且在垂直于基底的上表面的垂直方向上延伸的溝道結構。然而，隨著在垂直方向上堆疊的柵電極的數量增加以增加存儲器器件的集成密度，變得越來越難以制造存儲器器件。

發明內容

根據發明構思的示例性實施例，一種半導體器件包括：基底，包括存儲器單元區域和連接區域；多個柵電極，堆疊在基底上；溝道結構，設置在存儲器單元區域中并穿透多個柵電極，溝道結構包括在垂直于基底的上表面的垂直方向上延伸的溝道層；虛設溝道結構，設置在連接區域中并穿透多個柵電極，虛設溝道結構包括在垂直方向上延伸的虛設溝道層；第一半導體層，設置在存儲器單元區域中并設置在基底與多個柵電極中的最下面的柵電極之間，第一半導體層至少部分地圍繞溝道結構；以及絕緣分離結構，設置在基底與多個柵電極中的最下面的柵電極之間并且至少部分地圍繞虛設溝道層。

根據發明構思的示例性實施例，一種半導體器件包括：基底，包括存儲器單元區域和連接區域；多個柵電極，堆疊在基底上；溝道結構，設置在存儲器單元區域中并穿透多個柵電極，溝道結構包括在垂直于基底的上表面的垂直方向上延伸的溝道層和柵極絕緣層；虛設溝道結構，設置在連接區域中并穿透多個柵電極，虛設溝道結構包括在垂直方向上延伸的虛設溝道層和虛設柵極絕緣層；以及第一半導體層，設置在存儲器單元區域中并設置在基底與多個柵電極中的最下面的柵電極之間。柵極絕緣層分離區域形成在溝道結構的下部處。第一半導體層在柵極絕緣層分離區域中至少部分地圍繞溝道層。虛設柵極絕緣層覆蓋虛設溝道層的外側壁。

根據發明構思的示例性實施例，一種半導體器件包括：基底，包括存儲器單元區域和連接區域；多個柵電極，堆疊在基底上；溝道結構，設置在存儲器單元區域中并穿透多個柵電極，溝道結構包括在垂直于基底的上表面的垂直方向上延伸的溝道層；虛設溝道結構，設置在連接區域中并穿透多個柵電極，虛設溝道結構包括在垂直方向上延伸的虛設溝道層；以及第一半導體層，設置在存儲器單元區域中并且設置在基底與多個柵電極中的最下面的柵電極之間，第一半導體層至少部分地圍繞溝道結構。柵極絕緣層分離區域形成在溝道結構的下部處。第一半導體層在柵極絕緣層分離區域中至少部分地圍繞溝道層。虛設溝道結構可以與第一半導體層間隔開。

根據發明構思的示例性實施例，一種制造半導體器件的方法包括：形成包括存儲器單元區域和連接區域的基底；在存儲器單元區域中形成犧牲層并在連接區域中形成蝕刻停止層；在犧牲層和蝕刻停止層上形成模塑堆疊件；在存儲器單元區域中形成溝道結構，并且在連接區域中形成虛設溝道結構，溝道結構和虛設溝道結構穿透模塑堆疊件；形成穿透模塑堆疊件的字線切割開口；在犧牲層的通過字線切割開口暴露的區域中去除犧牲層的一部分，以暴露溝道結構的側壁；以及在從其去除犧牲層的區域中形成第一半導體層。溝道結構包括溝道層和柵極絕緣層。虛設溝道結構包括虛設溝道層和虛設柵極絕緣層。

附圖說明