[發(fā)明專利]一種數(shù)據(jù)單向?qū)牒蛦蜗驅(qū)С龅姆椒跋到y(tǒng)

有效

• 申請?zhí)枺?/td>: 202010139767.8
• 申請日: 2020-03-03
• 公開（公告）號: CN111339580B
• 公開（公告）日: 2022-09-13
• 發(fā)明（設(shè)計）人: 于鵬達(dá);史林港;段向圭
• 申請（專利權(quán)）人: 北京國保金泰信息安全技術(shù)有限公司
• 主分類號: G06F21/85
• 分類號: G06F21/85;G06F21/44;G06F21/60
• 代理公司: 北京細(xì)軟智谷知識產(chǎn)權(quán)代理有限責(zé)任公司 11471
• 代理人: 牛晴

1.一種數(shù)據(jù)單向?qū)牒蛦蜗驅(qū)С龅姆椒ǎ涮卣髟谟冢ǎ?/p>

按照預(yù)設(shè)的認(rèn)證方式，對外部應(yīng)用進(jìn)程進(jìn)行注冊；

獲取要進(jìn)行數(shù)據(jù)導(dǎo)入或數(shù)據(jù)導(dǎo)出的外部應(yīng)用進(jìn)程；

獲取所述外部應(yīng)用進(jìn)程的進(jìn)程信息和運行環(huán)境信息；

根據(jù)所述進(jìn)程信息和運行環(huán)境信息為所述外部應(yīng)用進(jìn)程分配與所述單向?qū)雮鬏斖ǖ阑蛩鰡蜗驅(qū)С鰝鬏斖ǖ老嗥ヅ涞拿荑€；

對所述外部應(yīng)用進(jìn)程進(jìn)行身份驗證；

獲取所述外部應(yīng)用進(jìn)程的密鑰；

判斷所述外部應(yīng)用進(jìn)程的密鑰與單向?qū)雮鬏斖ǖ阑騿蜗驅(qū)С鰝鬏斖ǖ赖恼J(rèn)證密鑰是否相匹配；

如果所述外部應(yīng)用進(jìn)程的密鑰與單向?qū)雮鬏斖ǖ赖恼J(rèn)證密鑰相匹配，則所述外部應(yīng)用進(jìn)程通過了單向?qū)雮鬏斖ǖ赖纳矸蒡炞C；

如果所述外部應(yīng)用進(jìn)程的密鑰與單向?qū)С鰝鬏斖ǖ赖恼J(rèn)證密鑰相匹配，則所述外部應(yīng)用進(jìn)程通過了單向?qū)С鰝鬏斖ǖ赖纳矸蒡炞C；

驗證通過后，所述外部應(yīng)用進(jìn)程通過單向?qū)雮鬏斖ǖ阑騿蜗驅(qū)С鰝鬏斖ǖ肋M(jìn)行數(shù)據(jù)單向?qū)氩僮骰騿蜗驅(qū)С霾僮鳎?/p>

其中，所述單向?qū)雮鬏斖ǖ篮退鰡蜗驅(qū)С鰝鬏斖ǖ朗莾蓚€相互獨立的物理單向通道。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述認(rèn)證密鑰是根據(jù)傳輸通道所在的FPGA硬件板卡的初始化密鑰以及FPGA硬件板卡產(chǎn)生的真隨機數(shù)生成的。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，每個所述FPGA硬件板卡采用不同的初始化密鑰，以使單向?qū)雮鬏斖ǖ赖恼J(rèn)證密鑰與單向?qū)С鰝鬏斖ǖ赖恼J(rèn)證密鑰不同。

4.根據(jù)權(quán)利要求1至3任一項所述的方法，其特征在于，還包括：

在對數(shù)據(jù)進(jìn)行單向?qū)氩僮骰騿蜗驅(qū)С霾僮髦埃@取傳輸?shù)臄?shù)據(jù)源信息、目的信息和通道標(biāo)簽信息，并將所述數(shù)據(jù)源信息、目的信息和所述通道標(biāo)簽信息添加到傳輸數(shù)據(jù)中；

當(dāng)數(shù)據(jù)傳輸時，實時檢查傳輸數(shù)據(jù)中的數(shù)據(jù)源信息、目的信息和通道標(biāo)簽信息是否發(fā)生錯誤；

當(dāng)發(fā)生錯誤時，停止數(shù)據(jù)傳輸，并上報傳輸出錯信息。

5.一種數(shù)據(jù)單向?qū)牒蛦蜗驅(qū)С龅南到y(tǒng)，其特征在于，包括：

單向?qū)雮鬏斖ǖ馈蜗驅(qū)С鰝鬏斖ǖ溃灰约埃?/p>

進(jìn)程獲取模塊，用于獲取要進(jìn)行數(shù)據(jù)導(dǎo)入或數(shù)據(jù)導(dǎo)出的外部應(yīng)用進(jìn)程；

獲取所述外部應(yīng)用進(jìn)程的進(jìn)程信息和運行環(huán)境信息；

根據(jù)所述進(jìn)程信息和運行環(huán)境信息為所述外部應(yīng)用進(jìn)程分配與所述單向?qū)雮鬏斖ǖ阑蛩鰡蜗驅(qū)С鰝鬏斖ǖ老嗥ヅ涞拿荑€；

身份驗證模塊，用于對所述外部應(yīng)用進(jìn)程進(jìn)行身份驗證；

獲取所述外部應(yīng)用進(jìn)程的密鑰；

判斷所述外部應(yīng)用進(jìn)程的密鑰與單向?qū)雮鬏斖ǖ阑騿蜗驅(qū)С鰝鬏斖ǖ赖恼J(rèn)證密鑰是否相匹配；

如果所述外部應(yīng)用進(jìn)程的密鑰與單向?qū)雮鬏斖ǖ赖恼J(rèn)證密鑰相匹配，則所述外部應(yīng)用進(jìn)程通過了單向?qū)雮鬏斖ǖ赖纳矸蒡炞C；

如果所述外部應(yīng)用進(jìn)程的密鑰與單向?qū)С鰝鬏斖ǖ赖恼J(rèn)證密鑰相匹配，則所述外部應(yīng)用進(jìn)程通過了單向?qū)С鰝鬏斖ǖ赖纳矸蒡炞C；

控制模塊，用于驗證通過后，控制所述外部應(yīng)用進(jìn)程通過單向?qū)雮鬏斖ǖ阑騿蜗驅(qū)С鰝鬏斖ǖ肋M(jìn)行數(shù)據(jù)單向?qū)氩僮骰騿蜗驅(qū)С霾僮鳎?/p>

其中，所述單向?qū)雮鬏斖ǖ篮退鰡蜗驅(qū)С鰝鬏斖ǖ朗莾蓚€相互獨立的物理單向通道。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述單向?qū)雮鬏斖ǖ篮退鰡蜗驅(qū)С鰝鬏斖ǖ啦捎脙商紫嗷オ毩⒌臄?shù)據(jù)單向發(fā)送和數(shù)據(jù)單向接收的物理單元；所述單向?qū)雮鬏斖ǖ篮退鰡蜗驅(qū)С鰝鬏斖ǖ婪謩e有各自對應(yīng)的FPGA硬件板卡和軟件控制模塊。

7.根據(jù)權(quán)利要求5或6所述的系統(tǒng)，其特征在于，還包括：

傳輸信息獲取模塊，用于在對數(shù)據(jù)進(jìn)行單向?qū)氩僮骰騿蜗驅(qū)С霾僮髦埃@取傳輸?shù)臄?shù)據(jù)源信息、目的信息和通道標(biāo)簽信息，并將所述數(shù)據(jù)源信息、目的信息和所述通道標(biāo)簽信息添加到傳輸數(shù)據(jù)中；

信息檢查模塊，用于當(dāng)數(shù)據(jù)傳輸時，實時檢查傳輸數(shù)據(jù)中的數(shù)據(jù)源信息、目的信息和通道標(biāo)簽信息是否發(fā)生錯誤；

當(dāng)發(fā)生錯誤時，所述控制模塊控制數(shù)據(jù)停止傳輸，并上報傳輸出錯信息。