[發(fā)明專利]快速收斂的低密度奇偶校驗碼的位翻轉(zhuǎn)解碼器

在審

• 申請?zhí)枺?/td>: 202010139066.4
• 申請日: 2020-03-03
• 公開（公告）號: CN112783685A
• 公開（公告）日: 2021-05-11
• 發(fā)明（設計）人: 張帆;熊晨榮;王浩博;段宏偉;夏江南
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王璇;趙永莉

本公開涉及一種提高非易失性存儲器裝置中的位翻轉(zhuǎn)解碼器的收斂性的裝置、系統(tǒng)與方法。示例方法包括：接收噪聲碼字，該噪聲碼字已基于低密度奇偶校驗碼的奇偶校驗矩陣被生成，并在由位翻轉(zhuǎn)解碼器接收之前被提供至通信信道；并且對所接收的噪聲碼字執(zhí)行單個解碼迭代，單個解碼迭代跨越多個階段。在一些實施例中，執(zhí)行單個解碼迭代包括：計算與奇偶校驗矩陣的單各列相對應的度量；在確定度量超過翻轉(zhuǎn)閾值時，翻轉(zhuǎn)單各列中的至少一位；在翻轉(zhuǎn)之后，將校正子計算為噪聲碼字與奇偶校驗矩陣的乘積；并且在確定校正子不為零時，更新翻轉(zhuǎn)閾值。

技術領域

本申請文件總體涉及非易失性存儲器裝置，并且更特別地，涉及非易失性存儲器裝置中的錯誤校正。

背景技術

對于任意數(shù)據(jù)存儲裝置與數(shù)據(jù)傳輸，數(shù)據(jù)完整性都是重要特征。對于包括NAND閃速存儲器裝置的各種類型的數(shù)據(jù)存儲裝置，推薦使用強錯誤校正碼(ECC)。

固態(tài)驅(qū)動器(SSD)利用多層NAND閃速存儲器裝置進行持久存儲。然而，多層NAND閃速存儲器裝置可能本身不可靠，并且通常需要使用ECC來顯著提高數(shù)據(jù)可靠性，但是以ECC奇偶校驗位的額外存儲空間為代價。因此，需要能夠利用提高的收斂屬性來提供數(shù)據(jù)保護的ECC。

發(fā)明內(nèi)容

本公開技術的實施例涉及一種提高低密度奇偶校驗(LDPC)碼的位翻轉(zhuǎn)解碼器的收斂的方法、裝置與系統(tǒng)。除其它特征與益處之外，本文中描述的方法與裝置有利地實現(xiàn)了位翻轉(zhuǎn)解碼算法中的較快收斂，因此提供了較高的吞吐量與較低的功耗。

在一個示例方面，一種提高位翻轉(zhuǎn)解碼器的收斂性的方法包括：接收噪聲碼字，該碼字已基于LDPC碼的奇偶校驗矩陣被生成，并在由位翻轉(zhuǎn)解碼器接收之前被提供至通信信道；對所接收的噪聲碼字執(zhí)行單個解碼迭代，該單個解碼迭代跨越多個階段，其中針對多個階段中的每個階段，執(zhí)行單個解碼迭代包括：計算與奇偶校驗矩陣的單個列相對應的度量；在確定度量超過翻轉(zhuǎn)閾值(T)時，翻轉(zhuǎn)單個列中的至少一位；在翻轉(zhuǎn)之后，將校正子計算為噪聲碼字與奇偶校驗矩陣的乘積；以及在確定校正子不為零時，更新翻轉(zhuǎn)閾值，其中基于第一組規(guī)則來更新多個階段中的第一階段的翻轉(zhuǎn)閾值，并且其中基于與第一組規(guī)則不同的第二組規(guī)則來更新第一階段之后的第二階段的翻轉(zhuǎn)閾值。

在另一示例方面，上述方法可以由包括處理器的視頻編碼器設備或視頻解碼器設備實現(xiàn)。

在又一示例方面，這些方法可以以處理器可執(zhí)行指令的形式實施并存儲在計算機可讀程序介質(zhì)上。

可以以提供以下特征中的一個或多個特征的特定方式來實現(xiàn)本申請文件中描述的主題。

附圖說明

圖1示出存儲器系統(tǒng)的示例。

圖2是示例非易失性存儲器裝置的示圖。

圖3是示出非易失性存儲器裝置的單元電壓電平分布(V_th)的示例示圖。

圖4是示出非易失性存儲器裝置的單元電壓電平分布(V_th)的另一示例示圖。

圖5是示出編程干擾之前與之后的非易失性存儲器裝置的單元電壓電平分布(V_th)的示例示圖。

圖6是示出作為參考電壓的函數(shù)的非易失性存儲器裝置的單元電壓電平分布(V_th)的示例示圖。

圖7是示出示例性NAND裝置中的位翻轉(zhuǎn)解碼器的失敗位(FB)分布與碼字失敗率(CFR)的性能圖。

圖8示出提高位翻轉(zhuǎn)解碼器的收斂性的示例方法的流程圖。

圖9A示出提高位翻轉(zhuǎn)解碼器的收斂性的另一示例方法的流程圖。

圖9B示出提高位翻轉(zhuǎn)解碼器的收斂性的又一示例方法的流程圖。

具體實施方式