[發明專利]一種數模混合神經元電路

有效

• 申請號: 202010137218.7
• 申請日: 2020-03-02
• 公開（公告）號: CN111327317B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 張峰;李淼;趙婷;馬春宇
• 申請（專利權）人: 天津智模科技有限公司
• 主分類號: H03M1/06
• 分類號: H03M1/06;H03M1/66
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 陳振玉

1.一種數模混合神經元電路，其特征在于，包括：數據存儲器、數據選擇電路、權重存儲器、開關電容神經元電路、鎖存電路和加法電路，其中，

所述數據存儲器，用于存儲激活值；

所述權重存儲器，用于存儲與所述激活值一一對應的二值權重值；

所述數據選擇電路，用于選擇mbit目標激活值的其中4bit，所述mbit目標激活值為所述數據存儲器中存儲的任一激活值，其中，m＝2ⁿ，且n≥3；

所述開關電容神經元電路，用于對每一次選擇的4bit激活值和所述mbit目標激活值對應的二值權重值進行卷積操作，得到相應的模擬電壓值；

所述鎖存電路，用于鎖定并存儲經所述加法電路得到的模擬電壓值；

所述加法電路，用于對所述鎖存電路中鎖存的模擬電壓值和當次卷積操作得到的模擬電壓值進行加法計算。

2.根據權利要求1所述的數模混合神經元電路，其特征在于，

所述開關電容神經元電路，用于對第1次選擇的4bit激活值和所述mbit目標激活值對應的二值權重值進行卷積操作，得到模擬電壓值；

所述加法電路，用于對所述模擬電壓值和初始模擬電壓值進行加法計算得到第一模擬電壓值；

所述鎖存電路，用于鎖定并存儲所述第一模擬電壓值；

復用所述開關電容神經元電路對第k次選擇的4bit激活值和所述mbit目標激活值對應的二值權重值進行卷積操作，得到模擬電壓值V_k，其中，k＝2,…m/4；

所述加法電路對所述模擬電壓值V_k和第k-1次鎖存的模擬電壓值進行加法計算得到第二模擬電壓值，直至k＝m/4時輸出所述第二模擬電壓值；

所述鎖存電路，用于鎖定并存儲所述第二模擬電壓值。

3.根據權利要求1或2所述的數模混合神經元電路，其特征在于，所述開關電容神經元電路包括：異或邏輯電路、開關電容陣列、偏置電路和運算放大器，其中，

所述異或邏輯電路，用于對輸入數據N個維度中每一個維度數據的二值權重和該維度數據的定點量化激活值的每一位進行乘法操作；

所述開關電容陣列，用于向所述運算放大器提供分壓；

所述偏置電路，用于修正所述分壓；

所述運算放大器，基于所述偏置電路修正后的分壓對所述異或邏輯電路輸出結果進行寬矢量求和，輸出模擬電壓值。

4.根據權利要求3所述的數模混合神經元電路，其特征在于，所述開關電容陣列包括N*4個設定大小的開關電容、2N*4+1個開關，所述開關基于獲取的二相非重疊時鐘信號，控制所述開關電容陣列中N*4個設定大小的開關電容的連接狀態，其中，

所述二相非重疊時鐘信號為φ1時，所述開關電容陣列中N*4個設定大小的開關電容的兩個基板均與參考地相連，電容清零；

所述二相非重疊時鐘信號為φ2時，基于所述異或邏輯電路輸出結果，所述開關電容陣列中N*4個設定大小的開關電容的一個極板與參考電源或參考地相連，電容的另一極板與所述運算放大器正向輸入端相連。

5.根據權利要求4所述的數模混合神經元電路，其特征在于，基于所述異或邏輯電路輸出結果，所述開關電容陣列中N*4個設定大小的開關電容的一個極板與參考電源或參考地相連，包括：

所述異或邏輯電路輸出結果為1時，其對應電容的一個極板通過所述開關與參考電源相連；

所述異或邏輯電路輸出結果為0時，其對應電容的一個極板通過所述開關與參考地相連。

6.根據權利要求4或5所述的數模混合神經元電路，其特征在于，通過15個容值為Cu的單位電容構成4個不同容值的開關電容。

7.根據權利要求6所述的數模混合神經元電路，其特征在于，所述4個不同容值的開關電容，其電容大小依次為Cu，2¹Cu，2²Cu，2³Cu。