[發(fā)明專利]一種風電變流器的高精度時間同步控制系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202010137089.1
• 申請日: 2020-03-02
• 公開（公告）號: CN111338246B
• 公開（公告）日: 2021-04-13
• 發(fā)明（設計）人: 沈勁權;毛瓊一;李春;楊文斌;陳國棟
• 申請（專利權）人: 上海電氣集團股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 上海申匯專利代理有限公司 31001
• 代理人: 徐俊

本發(fā)明提供了一種風電變流器的高精度時間同步控制系統(tǒng)。本發(fā)明主要是解決各個控制模塊的通信后的控制抖動，保證各個模塊控制抖動在納秒級別，實現(xiàn)高精度時間同步控制系統(tǒng)，并且將采樣計算輸出的功能都集成到一個系統(tǒng)中，在通信性能和穩(wěn)定性的提升后，簡化了控制的算法和控制難度。因為有在FPGA中實習了高精度的時間同步算法，本發(fā)明相對于現(xiàn)有技術具有保證各個控制模塊之間的抖動在40納秒左右的優(yōu)點，在200微秒的通信周期下，可以穩(wěn)定長時間運行。

技術領域

本發(fā)明涉及一種風電變流器的高精度時間同步采樣控制系統(tǒng)。

背景技術

目前，傳統(tǒng)的變流器的控制系統(tǒng)一般是基于印刷電路板的DSP(Digital SignalProcessor)加FPGA(Field Programmable Gate Array)的架構。這樣的架構在海上這種鹽霧腐蝕高、海浪載荷大、海冰沖撞頻繁的惡劣工況下，出現(xiàn)各種硬件和電氣故障的概率大大增加。由于海上風機的維修成本非常高，所以可靠性在這種構架的變流器的控制系統(tǒng)的研發(fā)中要求是非常高的。

名稱為《一種基于可編程的風電變流器》的技術文獻公開的技術方案實現(xiàn)的僅僅是通過Powerlink總線來實現(xiàn)各個模塊之間的通信，即各個控制單元之間僅僅通過Powerlink總線實現(xiàn)通信，最快的通信周期是200微秒，但是不能保證控制執(zhí)行時發(fā)生抖動，因而不能保證各個模塊之間控制的高精度時間同步。

發(fā)明內容

本發(fā)明要解決的技術問題是：各個控制模塊的通信后的控制抖動。

為了解決上述技術問題，本發(fā)明的技術方案是提供了一種風電變流器的高精度時間同步控制系統(tǒng)，包括上位機及N個控制模塊，上位機發(fā)出的數(shù)據(jù)幀從第一個控制模塊開始依序轉發(fā)至第N個控制模塊，第N個控制模塊依序將反饋的數(shù)據(jù)幀轉發(fā)至上一個控制模塊直至轉發(fā)至上位機，其特征在于，每個控制模塊包括采樣模塊、FPGA芯片和控制輸出模塊，其中：

采樣模塊用于對外接的多個傳感器進行采樣，并將采樣得到的數(shù)據(jù)發(fā)送給FPGA芯片；

FPGA芯片上搭建了高精度時間同步算法模塊、RISC軟核及低通濾波器，OpenPowerLink協(xié)議棧運行在RISC軟核上，高精度時間同步算法模塊和OpenPowerLink協(xié)議棧通過工業(yè)網(wǎng)線與上位機及其他控制模塊相連實現(xiàn)實時數(shù)據(jù)通信；采樣模塊采樣得到的數(shù)據(jù)經(jīng)低通濾波器濾波后發(fā)送給RISC軟核，再由高精度時間同步算法模塊和OpenPowerLink協(xié)議棧通過工業(yè)網(wǎng)線上傳至其他控制模塊或上位機；第n個控制模塊的高精度時間同步算法模塊利用延遲T_delay(n)對時本地時鐘T_CN(n)，以本地時鐘T_CN(n)為基準來作為第n個控制模塊的的執(zhí)行時鐘標準，從而將整個網(wǎng)絡進行同步，n＝1,2,……,N，則有：

T_CN(n)＝T_ref-T_delay(n)

式中，ΔT₁＝T₄-T₁，T₄表示第1個控制模塊接收到第2個控制模塊反饋的數(shù)據(jù)幀的時刻，T₁表示第1個控制模塊接收到上位機發(fā)出的數(shù)據(jù)幀的時刻；ΔT_n＝T₂(n)-T₃(n)，T₂(n)表示第n個控制模塊接收到第n-1個控制模塊轉發(fā)的數(shù)據(jù)幀的時刻，T₃(n)表示第n個控制模塊接收到第n+1個控制模塊轉發(fā)的數(shù)據(jù)幀的時刻；T_ref表示參考時間；

控制輸出模塊通過FPGA算法實現(xiàn)PWM的控制計算，用光電轉換芯片實現(xiàn)電信號到光信號的轉換，從而對IGBT橋臂的開通和關斷進行控制。

優(yōu)選地，所述FPGA芯片外接有存儲芯片DDR3和RS232串口芯片，用于存儲通信中的過程數(shù)據(jù)和所述RISC軟核運行的緩存數(shù)據(jù)。