[發(fā)明專利]亞穩(wěn)態(tài)檢測電路

有效

• 申請?zhí)枺?/td>: 202010136969.7
• 申請日: 2020-03-02
• 公開（公告）號: CN111262562B
• 公開（公告）日: 2021-08-27
• 發(fā)明（設計）人: 何衛(wèi)鋒;林初雄;孫亞男;裴秉璽;毛志剛
• 申請（專利權）人: 上海交通大學
• 主分類號: H03K5/26
• 分類號: H03K5/26
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種亞穩(wěn)態(tài)檢測電路，其特征在于，包括：第一同步器、第二同步器、窗口產生電路、時鐘振蕩器和異或門裝置；

所述時鐘振蕩器產生第一時鐘信號；

所述窗口產生電路用于延遲所述第一時鐘信號，以及用于產生第二時鐘信號；

所述第一同步器用于接收輸入信號并對輸入信號進行同步，以及用于檢測所述輸入信號是否在所述第二時鐘信號的檢測窗口內翻轉并向后級輸出第一輸出信號；

所述第二同步器用于接收輸入信號并對輸入信號進行同步，以及用于檢測所述輸入信號是否在所述第一時鐘信號的檢測窗口內翻轉，并向后級輸出第二輸出信號；

所述異或門裝置的輸入端接收所述第一輸出信號和所述第二輸出信號并輸出第三輸出信號，通過所述第三輸出信號判斷所述輸入信號是否導致所述第一同步器或者所述第二同步器發(fā)生亞穩(wěn)態(tài)；

所述第一同步器由多個觸發(fā)器串聯(lián)形成，首觸發(fā)器的輸入端連接輸入信號，末觸發(fā)器的輸出端輸出第一輸出信號，并且所述第一輸出信號連接異或門裝置的第一輸入端；

所述第二同步器由多個觸發(fā)器串聯(lián)形成，首觸發(fā)器的輸入端連接輸入信號，末觸發(fā)器的輸出端輸出第二輸出信號，并且所述第二輸出信號連接異或門裝置的第二輸入端；

所述第二時鐘信號連接所述第一同步器的首觸發(fā)器的時鐘端，所述第一時鐘信號還連接第二同步器的所有觸發(fā)器的時鐘端以及所述第一同步器的剩余的觸發(fā)器的時鐘端。

2.如權利要求1所述的亞穩(wěn)態(tài)檢測電路，其特征在于，所述第一同步器的觸發(fā)器的數(shù)量和所述第二同步器的觸發(fā)器的數(shù)量相同。

3.如權利要求2所述的亞穩(wěn)態(tài)檢測電路，其特征在于，所述第一同步器包括：第一觸發(fā)器和第二觸發(fā)器，所述第一觸發(fā)器的輸入端連接輸入信號，所述第一觸發(fā)器的時鐘端連接第二時鐘信號，所述第二觸發(fā)器連接的輸入端連接所述第一觸發(fā)器的輸出端，所述第二觸發(fā)器的時鐘端連接所述第一時鐘信號。

4.如權利要求3所述的亞穩(wěn)態(tài)檢測電路，其特征在于，所述第二同步器包括：第三觸發(fā)器和第四觸發(fā)器，所述第三觸發(fā)器的輸入端連接輸入信號，所述第三觸發(fā)器的時鐘端連接第一時鐘信號，所述第四觸發(fā)器的輸入端連接所述第三觸發(fā)器的輸出端，所述第四觸發(fā)器的時鐘端連接所述第一時鐘信號，所述第四觸發(fā)器的輸出端輸出輸出信號。

5.如權利要求1所述的亞穩(wěn)態(tài)檢測電路，其特征在于，所述窗口產生電路包括多個延遲裝置和一個選擇裝置，多個所述延遲裝置連接所述第一時鐘信號并對所述第一時鐘信號進行不同時間段的延遲，所述選擇裝置選擇一個延遲后的時鐘信號作為第二時鐘信號。

6.如權利要求1所述的亞穩(wěn)態(tài)檢測電路，其特征在于，所述異或門裝置的第三輸出信號為1時，表示所述輸入信號將導致第一同步器或者第二同步器發(fā)生亞穩(wěn)態(tài)，第一輸出信號或者第二輸出信號可能為亞穩(wěn)態(tài)或者亞穩(wěn)態(tài)導致的錯誤值，所述異或門裝置的第三輸出信號為0，表示所述輸入信號不會導致第一輸出信號或者第二輸出信號為亞穩(wěn)態(tài)。

7.如權利要求1所述的亞穩(wěn)態(tài)檢測電路，其特征在于，所述檢測窗口通過所述第一時鐘信號或所述第二時鐘信號的工作電壓和工作頻率進行計算。