[發(fā)明專利]讀出電路結(jié)構(gòu)及其工作時(shí)序控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010136968.2
• 申請(qǐng)日: 2020-03-02
• 公開（公告）號(hào): CN111263090B
• 公開（公告）日: 2022-02-22
• 發(fā)明（設(shè)計(jì)）人: 何學(xué)紅;嚴(yán)慧婕;楊海玲;金毓奇;連夏夢(mèng)
• 申請(qǐng)（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司;成都微光集電科技有限公司
• 主分類號(hào): H04N5/378
• 分類號(hào): H04N5/378
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供了一種讀出電路結(jié)構(gòu)及其工作時(shí)序控制方法，所述讀出電路結(jié)構(gòu)包括：相耦合設(shè)置的一可編程增益放大器電路和一模擬數(shù)字轉(zhuǎn)換器電路，可編程增益放大器電路包括一采樣電容、一反饋電容、一運(yùn)算放大器以及一復(fù)位控制開關(guān)，模擬數(shù)字轉(zhuǎn)換器電路包括一比較器和一計(jì)數(shù)器，還包括：一信號(hào)調(diào)節(jié)電容、一第一開關(guān)、一第二開關(guān)和一鎖存器；其中，比較器的輸出端連接計(jì)數(shù)器的輸入端以及鎖存器的輸入端，鎖存器的第一個(gè)輸出端連接計(jì)數(shù)器，鎖存器的第二個(gè)輸出端連接第一開關(guān)的控制端，鎖存器的第三個(gè)輸出端連接第二開關(guān)的控制端。本發(fā)明的技術(shù)方案使得讀出電路結(jié)構(gòu)在增加較少器件的情況下，能夠?qū)崿F(xiàn)高動(dòng)態(tài)范圍的信號(hào)處理，進(jìn)而提升芯片的整體性能。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種讀出電路結(jié)構(gòu)及其工作時(shí)序控制方法。

背景技術(shù)

圖像傳感器中通常需要在感光單元(pixel)將光信號(hào)轉(zhuǎn)換成電壓信號(hào)后接PGA(Programmable Gain Amplifier，可編程增益放大器)將電壓信號(hào)放大，然后再接ADC(Analog Digital Converter，模擬數(shù)字轉(zhuǎn)換器)電路將模擬電壓信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，最終將轉(zhuǎn)換得到的數(shù)字信號(hào)傳輸?shù)叫酒狻Ｓ捎诟泄鈫卧ǔ殛嚵行问剑瑸樘岣邘剩ǔＣ恳涣懈泄鈫卧右涣杏蒔GA和ADC組成的讀出電路。并且，為降低噪聲，通常讀出電路會(huì)采用相關(guān)雙采樣技術(shù)(CDS，Correlated Double Sample)，表現(xiàn)為ADC進(jìn)行兩次模數(shù)轉(zhuǎn)換，最終轉(zhuǎn)換得到的數(shù)字信號(hào)為ADC兩次轉(zhuǎn)換結(jié)果的差值，通過這種做差的操作降低噪聲和失調(diào)。

參閱圖1，圖1是現(xiàn)有的適用于圖像傳感器的讀出電路結(jié)構(gòu)的示意圖，從圖1中可看出，讀出電路結(jié)構(gòu)由一個(gè)PGA級(jí)聯(lián)一個(gè)ADC組成。其中，PGA為開關(guān)電容結(jié)構(gòu)，通過調(diào)整采樣電容Cs和反饋電容Cf的比例來實(shí)現(xiàn)放大倍數(shù)可調(diào)；ADC為單積分結(jié)構(gòu)，由一個(gè)比較器COMP和一個(gè)計(jì)數(shù)器COUNTER組成。

參閱圖1和圖2，圖2是圖1所示的適用于圖像傳感器的讀出電路結(jié)構(gòu)的工作時(shí)序示意圖，其中，從t0到t5時(shí)刻為一個(gè)完整的時(shí)序周期，在圖像傳感器中通常稱為一個(gè)行周期Trow，虛線波形為PGA輸出節(jié)點(diǎn)的輸出電壓V_PGA的波形。t0時(shí)刻時(shí)序周期開始，PGA的復(fù)位信號(hào)PGA_RST變?yōu)楦唠娖剑刂茍D1中的PGA中的復(fù)位開關(guān)PGA_RST開關(guān)導(dǎo)通，PGA處于復(fù)位狀態(tài)；到t1時(shí)刻，復(fù)位狀態(tài)結(jié)束，PGA的復(fù)位信號(hào)PGA_RST由高電平變?yōu)榈碗娖剑斎胄盘?hào)VIN保持初始電壓Vin1不變，PGA進(jìn)入第1次建立狀態(tài)，到t2時(shí)刻建立完成；t2至t3時(shí)刻為ADC的第1次模數(shù)轉(zhuǎn)換時(shí)間，此時(shí)PGA的輸出節(jié)點(diǎn)的輸出電壓V_PGA仍保持為接近共模電壓VCM，ADC的參考電壓VRAMP開始按特定斜率隨時(shí)間上升，直到ADC的參考電壓VRAMP超過PGA的輸出節(jié)點(diǎn)的輸出電壓V_PGA，即VRAMPVCM時(shí)，ADC中的比較器COMP翻轉(zhuǎn)，ADC完成第1次模數(shù)轉(zhuǎn)換；t3時(shí)刻，參考電壓VRAMP的信號(hào)復(fù)位，變?yōu)槌跏茧妷篤INI大小，且從t3時(shí)刻開始，輸入信號(hào)VIN開始由Vin1電壓變化為Vin2電壓，t3至t4時(shí)刻為PGA輸出建立過程，若輸入信號(hào)VIN最終變?yōu)閂in2電壓，則PGA的輸出節(jié)點(diǎn)的輸出電壓V_PGA從共模電壓VCM變?yōu)殡妷篤CM+(Vin1-Vin2)*Cs/Cf；t4至t5時(shí)刻為ADC第2次轉(zhuǎn)換時(shí)間，ADC的參考電壓VRAMP按特性斜率隨時(shí)間上升，至超過PGA的輸出節(jié)點(diǎn)的輸出電壓V_PGA，即VRAMPVCM+(Vin1-Vin2)*Cs/Cf，比較器COMP翻轉(zhuǎn)，ADC完成第2次模數(shù)轉(zhuǎn)換；最終，兩次模數(shù)轉(zhuǎn)換的結(jié)果通過比較器COMP后級(jí)的計(jì)數(shù)器COUNTER中的邏輯做差，輸出有效的數(shù)字信號(hào)。

由于PGA和ADC中所使用的運(yùn)算放大器OTA和比較器COMP電路能夠處理的電壓信號(hào)范圍受電路結(jié)構(gòu)和電源電壓的限制，通常情況下PGA的輸出節(jié)點(diǎn)的輸出電壓V_PGA的最大值不超過電源電壓減去一個(gè)晶體管的過驅(qū)動(dòng)電壓(Vdsat)。為有效利用PGA的輸出電壓范圍，通常設(shè)計(jì)會(huì)在PGA增益為1時(shí)，輸入有效信號(hào)最大值對(duì)應(yīng)的PGA輸出電壓接近飽和電壓，這樣，當(dāng)PGA增益設(shè)為大于1時(shí)，例如為2倍時(shí)，由于PGA輸出飽和電壓限制，只能有效處理原來一半大小的輸入信號(hào)，導(dǎo)致極大限制了讀出電路能處理的信號(hào)的動(dòng)態(tài)范圍。