[發(fā)明專利]一種機(jī)載雷達(dá)空時自適應(yīng)處理器

有效

• 申請?zhí)枺?/td>: 202010136564.3
• 申請日: 2020-03-02
• 公開（公告）號: CN111506346B
• 公開（公告）日: 2023-03-14
• 發(fā)明（設(shè)計）人: 蘇濤;彭宇;張永振
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G06F9/302
• 分類號: G06F9/302;G06F15/78
• 代理公司: 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 李園園

1.一種機(jī)載雷達(dá)空時自適應(yīng)處理器，其特征在于，包括：第一預(yù)處理板卡、第二預(yù)處理板卡、第一自適應(yīng)板卡、第二自適應(yīng)板卡、交換板卡、機(jī)箱和上位機(jī)，其中，

所述第一預(yù)處理板卡連接在所述機(jī)箱上，并且連接所述上位機(jī)，用于接收所述上位機(jī)發(fā)送的AD采樣數(shù)據(jù)，并對所述AD采樣數(shù)據(jù)進(jìn)行預(yù)處理，得到并輸出第一距離多普勒數(shù)據(jù)；

所述第二預(yù)處理板卡連接在所述機(jī)箱上，并且連接所述上位機(jī)，用于接收所述上位機(jī)發(fā)送的AD采樣數(shù)據(jù)，并對所述AD采樣數(shù)據(jù)進(jìn)行預(yù)處理，得到并輸出第二距離多普勒數(shù)據(jù)；

所述第一自適應(yīng)板卡連接在所述機(jī)箱上，用于接收所述第一距離多普勒數(shù)據(jù)和所述第二距離多普勒數(shù)據(jù)，并對所述第一距離多普勒數(shù)據(jù)和第二距離多普勒數(shù)據(jù)依次進(jìn)行通道合并和空時自適應(yīng)處理，得到并輸出檢測目標(biāo)的第一速度距離功率信息；

所述第二自適應(yīng)板卡連接在所述機(jī)箱上，用于接收所述第一距離多普勒數(shù)據(jù)和所述第二距離多普勒數(shù)據(jù)，并對所述第一距離多普勒數(shù)據(jù)和第二距離多普勒數(shù)據(jù)依次進(jìn)行通道合并和空時自適應(yīng)處理，得到并輸出檢測目標(biāo)的第二速度距離功率信息；

所述交換板卡連接在所述機(jī)箱上，用于接收所述第一速度距離功率信息和所述第二速度距離功率信息；

所述上位機(jī)連接所述交換板卡，用于通過所述交換板卡接收并實(shí)時顯示所述第一速度距離功率信息和所述第二速度距離功率信息。

2.如權(quán)利要求1所述的機(jī)載雷達(dá)空時自適應(yīng)處理器，其特征在于，所述第一預(yù)處理板卡、所述第二預(yù)處理板卡、所述第一自適應(yīng)板卡、所述第二自適應(yīng)板卡均包括：FPGA芯片、第一DSP處理器、第二DSP處理器、以太網(wǎng)交換芯片、srio交換芯片，其中，

所述FPGA芯片與所述以太網(wǎng)交換芯片連接，并且通過一路x4的光纖接口與外部連接，通過x4的SRIO連接至所述srio交換芯片，通過以太網(wǎng)接口連接至所述機(jī)箱的背板；所述FPGA芯片掛載有三組DDR3芯片；

所述第一DSP處理器和所述第二DSP處理器均與所述太網(wǎng)交換芯片連接，并且均通過x4的SRIO連接至所述srio交換芯片；所述第一DSP處理器和所述第二DSP處理器分別掛載一組DDR3芯片；

所述太網(wǎng)交換芯片與RJ45網(wǎng)口連接，且通過SGMII接口連接至所述機(jī)箱的背板；

所述srio交換芯片通過4路x4的SRIO連接至所述機(jī)箱的背板。

3.如權(quán)利要求2所述的機(jī)載雷達(dá)空時自適應(yīng)處理器，其特征在于，

所述第一預(yù)處理板卡中的所述FPGA芯片用于對所述AD采樣數(shù)據(jù)中20路通道的信號依次進(jìn)行脈沖壓縮和動目標(biāo)檢測，并將經(jīng)過動目標(biāo)檢測的信號合并成10路通道信號，得到所述第一距離多普勒數(shù)據(jù)，然后將所述距離多普勒數(shù)據(jù)直接發(fā)送至所述第一自適應(yīng)板卡；

所述第一預(yù)處理板卡中的所述srio交換芯片用于在所述FPGA芯片將所述距離多普勒數(shù)據(jù)直接發(fā)送至所述第一自適應(yīng)板卡的同時，接收所述距離多普勒數(shù)據(jù)并將所述距離多普勒數(shù)據(jù)發(fā)送至所述第二自適應(yīng)板卡。

4.如權(quán)利要求2所述的機(jī)載雷達(dá)空時自適應(yīng)處理器，其特征在于，

所述第二預(yù)處理板卡中的所述FPGA芯片用于對所述AD采樣數(shù)據(jù)中20路通道的信號依次進(jìn)行脈沖壓縮和動目標(biāo)檢測，并將經(jīng)過動目標(biāo)檢測的信號合并成10路通道信號，得到所述距離多普勒數(shù)據(jù)，然后將所述距離多普勒數(shù)據(jù)直接發(fā)送至所述第二自適應(yīng)板卡；

所述第二預(yù)處理板卡中的所述srio交換芯片用于在所述FPGA芯片將所述距離多普勒數(shù)據(jù)直接發(fā)送至所述第二自適應(yīng)板卡的同時，接收所述距離多普勒數(shù)據(jù)并將所述距離多普勒數(shù)據(jù)發(fā)送至所述第一自適應(yīng)板卡。

5.如權(quán)利要求2所述的機(jī)載雷達(dá)空時自適應(yīng)處理器，其特征在于，

所述第一自適應(yīng)板卡和所述第二自適應(yīng)板卡中的所述FPGA芯片均用于對通道合并后的數(shù)據(jù)依次進(jìn)行目標(biāo)導(dǎo)向約束樣本挑選和GIP向量內(nèi)積樣本挑選；

所述第一自適應(yīng)板卡和所述第二自適應(yīng)板卡中的所述第一DSP處理器均用于對經(jīng)過GIP向量內(nèi)積樣本挑選的數(shù)據(jù)依次進(jìn)行求逆和歸一化處理；

所述第一自適應(yīng)板卡和所述第二自適應(yīng)板卡中的所述第二DSP處理器均用于對經(jīng)過GIP向量內(nèi)積樣本挑選的數(shù)據(jù)進(jìn)行mDT雜波抑制處理，分別得到所述第一速度距離功率信息和第二速度距離功率信息。