[發明專利]SRAM存儲單元有效
| 申請號： | 202010134136.7 | 申請日： | 2020-03-02 |
| 公開（公告）號： | CN111415691B | 公開（公告）日： | 2023-10-20 |
| 發明（設計）人： | 蔣建偉 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | G11C11/417 | 分類號： | G11C11/417 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 戴廣志 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | sram 存儲 單元 | ||
1.一種SRAM存儲單元，其特征在于，包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，以及第一傳輸管和第二傳輸管；
所述第一傳輸管的第一端連接第一位線，所述第一傳輸管的另一端連接第一存儲節點；所述第二傳輸管的第一端連接第二位線，所述第二傳輸管的另一端連接第二存儲節點；
所述第一存儲節點還連接第一NMOS管的漏極、第二PMOS管的漏極、第三PMOS管的柵極、第四PMOS管的柵極、第五PMOS管的柵極和第二NMOS管的柵極；
所述第二存儲節點還連接第二NMOS管的漏極、第五PMOS管的漏極、第六PMOS管的柵極、第一PMOS管的柵極、第二PMOS管的柵極和第一NMOS管的柵極；
所述第一PMOS管的源極連接電源，漏極連接第二PMOS管的源極和第三PMOS管的漏極；
所述第四PMOS管的源極連接電源，漏極連接第五PMOS管的源極和第六PMOS管的漏極。
2.如權利要求1所述的SRAM存儲單元，其特征在于，所述第一傳輸管和第二傳輸管PMOS管，所述第一傳輸管的第一端為第一傳輸管源極或者漏極中的一極，所述第一傳輸管的另第一端為第一傳輸管源極或者漏極中的另一極，第一傳輸管的柵極為控制端；
所述第二傳輸管的第一端為第二傳輸管源極或者漏極中的一極，所述第二傳輸管的另第一端為第二傳輸管源極或者漏極中的另一極，第二傳輸管的柵極為控制端。
3.如權利要求1所述的SRAM存儲單元，其特征在于，第一存儲節點和第二存儲節點的電位分別能夠在0和1之間翻轉，且第一存儲節點和第二存儲節點的電位相反。
4.如權利要求1所述的SRAM存儲單元，其特征在于，若初始狀態第一存儲節點的電位為0、所述第二存儲節點的電位為1，對所述SRAM存儲單元進行寫1操作時，將字線置為低電平，將第一位線置為高電平，第二位線為低電平。
5.如權利要求4所述的SRAM存儲單元，其特征在于，在對所述SRAM存儲單元進行寫1操作后，所述SRAM存儲單元存儲信息為1，所述第一存儲節點的電位為1、所述第二存儲節點的電位為0。
6.如權利要求1所述的SRAM存儲單元，其特征在于，對所述SRAM存儲單元進行寫0操作時，若進行寫0操作之前，所述第一存儲節點的電位為1、所述第二存儲節點的電位為0，對所述SRAM存儲單元進行寫0操作時，將字線置為低電平，將第一位線置為低電平，第二位線為高電平。
7.如權利要求1所述的SRAM存儲單元，其特征在于，在對所述SRAM存儲單元進行寫0操作后，所述SRAM存儲單元存儲信息為0，所述第一存儲節點的電位為0、所述第二存儲節點的電位為1。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010134136.7/1.html，轉載請聲明來源鉆瓜專利網。
