[發(fā)明專利]一種基于RISC-V指令擴(kuò)展的安全協(xié)處理器結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010131301.3
• 申請(qǐng)日: 2020-02-28
• 公開（公告）號(hào): CN111324383B
• 公開（公告）日: 2022-05-10
• 發(fā)明（設(shè)計(jì)）人: 張海金;婁冕;楊博;劉思源;蘇若皓;郭娜娜
• 申請(qǐng)（專利權(quán)）人: 西安微電子技術(shù)研究所
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F9/30;G06F21/60
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 高博

本發(fā)明公開了一種基于RISC?V指令擴(kuò)展的安全協(xié)處理器結(jié)構(gòu)，專用指令執(zhí)行單元和通用指令執(zhí)行單元分別與輸出結(jié)果控制連接，處理器主流水線譯碼級(jí)給出的安全指令編碼邏輯根據(jù)指令編碼進(jìn)行詳細(xì)譯碼并將指令發(fā)送給專用指令執(zhí)行單元或通用指令執(zhí)行單元，指令執(zhí)行完畢后通過輸出結(jié)果控制邏輯將運(yùn)算結(jié)果輸出給處理器主流水線的寫回級(jí)，由處理器主流水線實(shí)現(xiàn)通用寄存器的寫回操作。本發(fā)明不僅避免了指令集授權(quán)問題，同時(shí)有效降低了對(duì)原始處理器的侵入性，并且擴(kuò)大了對(duì)加解密算法的適用范圍，具有較高的應(yīng)用價(jià)值。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路設(shè)計(jì)與處理器設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種基于RISC-V指令擴(kuò)展的安全協(xié)處理器結(jié)構(gòu)。

背景技術(shù)

以航天航空應(yīng)用為代表的軍事應(yīng)用領(lǐng)域，面臨著越來越嚴(yán)重的信息安全威脅，惡意攻擊者可以利用多種手段對(duì)核心電子系統(tǒng)進(jìn)行監(jiān)聽，從而達(dá)到竊取或篡改關(guān)鍵軍事信息的目的。當(dāng)前，嵌入式系統(tǒng)由于指令和數(shù)據(jù)大多存儲(chǔ)于外部SRAM或DRAM中，因此通過在電路板增加少量的硬件改動(dòng)，即可完成對(duì)存儲(chǔ)總線上數(shù)據(jù)的截獲，甚至反向?qū)崿F(xiàn)數(shù)據(jù)修改。基于該現(xiàn)實(shí)需求，片外存儲(chǔ)器中程序和數(shù)據(jù)均需加密處理，這就需要處理器能夠?qū)Τ绦驍?shù)據(jù)進(jìn)行解碼，并將運(yùn)算后的數(shù)據(jù)再次編碼寫回片外，保證有效數(shù)據(jù)僅在芯片內(nèi)部傳輸，降低信息泄露的風(fēng)險(xiǎn)。安全處理器就是為了解決上述問題而提出，這其中核心部分就是數(shù)據(jù)加解密實(shí)現(xiàn)策略，因此也產(chǎn)生了不同的解決方案。

一般的，采用軟件機(jī)制實(shí)現(xiàn)加解密過程可以不改變芯片的硬件結(jié)構(gòu)，成本開銷最小且通用性強(qiáng)，但是該方法受限于指令集的操作粒度及硬件體系結(jié)構(gòu)，運(yùn)行效率極低，應(yīng)用領(lǐng)域受限嚴(yán)重。從硬件層面設(shè)計(jì)安全處理器，主要有幾種形式：

(1)“標(biāo)準(zhǔn)指令+總線IP”，該方案硬件實(shí)現(xiàn)最為簡(jiǎn)單，例如王劍非等人發(fā)表的《用于加解密流程控制的協(xié)處理器》，這種方案只需要單獨(dú)設(shè)計(jì)若干加解密IP并配備標(biāo)準(zhǔn)的總線接口，就可以自然掛接集成到處理器系統(tǒng)中，同時(shí)由于不涉及對(duì)指令集的修改，因此不需要修改編譯器，但是該結(jié)構(gòu)存在性能瓶頸，主要由于IP的控制以及原文/密文的傳輸均要由處理器管控，且每次操作都要經(jīng)過系統(tǒng)總線，效率往往達(dá)不到預(yù)期；

(2)“指令擴(kuò)展+定制執(zhí)行單元”，這種形式則是從最底層對(duì)處理器進(jìn)行定制修改，首先基于商用指令集進(jìn)行指令擴(kuò)展，然后在流水線的執(zhí)行級(jí)設(shè)計(jì)對(duì)應(yīng)的執(zhí)行單元，這種方法從軟件角度而言，涉及到商用指令集的授權(quán)問題，而從硬件角度而言，對(duì)流水線的大幅度修改將引發(fā)驗(yàn)證覆蓋率的充分性問題，從應(yīng)用針對(duì)性而言，它僅針對(duì)一種加密算法進(jìn)行定制化設(shè)計(jì)，其通用性和普適性均較差；

(3)“指令擴(kuò)展+協(xié)處理器”同樣在商用指令集基礎(chǔ)上進(jìn)行指令擴(kuò)展，但是它并不修改原處理器流水線結(jié)構(gòu)，而是在流水線外集成一個(gè)獨(dú)立的加速引擎，因不改動(dòng)主流水線結(jié)構(gòu)，因此功能復(fù)雜度較低，但是仍舊存在授權(quán)和通用性的問題。

基于上述指令集授權(quán)、硬件設(shè)計(jì)復(fù)雜度、算法通用性三個(gè)層面的問題，需要尋求一種新的安全處理器設(shè)計(jì)方法和結(jié)構(gòu)。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題在于針對(duì)上述現(xiàn)有技術(shù)中的不足，提供一種基于RISC-V指令擴(kuò)展的安全協(xié)處理器結(jié)構(gòu)，利用開源指令集進(jìn)行自定義擴(kuò)展，對(duì)常用的對(duì)稱分組加解密算法進(jìn)行歸納和提取，并設(shè)計(jì)面向微操作的安全協(xié)處理器與流水線緊耦合集成，具有非常大的應(yīng)用價(jià)值。

本發(fā)明采用以下技術(shù)方案：

一種基于RISC-V指令擴(kuò)展的安全協(xié)處理器結(jié)構(gòu)，包括專用指令執(zhí)行單元和通用指令執(zhí)行單元，專用指令執(zhí)行單元和通用指令執(zhí)行單元分別與輸出結(jié)果控制連接，處理器主流水線譯碼級(jí)給出的安全指令編碼邏輯根據(jù)指令編碼進(jìn)行詳細(xì)譯碼并將指令發(fā)送給專用指令執(zhí)行單元或通用指令執(zhí)行單元，指令執(zhí)行完畢后通過輸出結(jié)果控制邏輯將運(yùn)算結(jié)果輸出給處理器主流水線的寫回級(jí)，由處理器主流水線實(shí)現(xiàn)通用寄存器的寫回操作。