[發(fā)明專利]基于微片的分組化

在審

• 申請?zhí)枺?/td>: 202010131253.8
• 申請日: 2020-02-28
• 公開（公告）號: CN111638992A
• 公開（公告）日: 2020-09-08
• 發(fā)明（設計）人: D·達斯夏爾馬
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G06F13/42
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

基于微片的分組化方法用于在電子組件之間傳輸信息。協(xié)議?？梢愿鶕?jù)從發(fā)送設備接收到的信息生成事務層分組，將事務層分組組裝到一個或多個微片中，并且利用微片級別的循環(huán)冗余校驗(CRC)方案來保護微片。可以跨將發(fā)送設備連接到接收設備的鏈路中的一個或多個串行點對點互連來發(fā)送已組裝的微片。協(xié)議?？梢岳猛ǖ兰墑e的交織前向糾錯(FEC)方案來保護跨每個點對點互連發(fā)送的微片信息。

相關(guān)申請的交叉引用

本申請要求享有于2019年3月1日提交的美國臨時申請第62/812,507號的優(yōu)先權(quán)和權(quán)益，其通過引用方式并入本文。

背景技術(shù)

PCI快速協(xié)議定義了各種分組類型。這些分組類型中的兩種是數(shù)據(jù)鏈路層分組(DLLP)和事務層分組(TLP)。DLLP具有8字節(jié)(8B)的固定長度，并且TLP具有可變長度。在沿著鏈路發(fā)送時，DLLP和TLP包括三個實體：有效載荷、由數(shù)據(jù)鏈路層添加的循環(huán)冗余校驗(LCRC)和由物理層添加的物理層編碼。對于TLP，在PCIe協(xié)議的版本5.0中，有效載荷具有可變的長度，LCRC為4B，并且物理層編碼為4B。因此，由于添加了由PCIe協(xié)議棧中的數(shù)據(jù)鏈路層和物理層添加的信息，所以TLP的傳輸存在固定的開銷。對于具有大的有效載荷的大型TLP，該開銷相對較小，但是對于小的有效載荷的TLP，該開銷可能是顯著的。

附圖說明

圖1示出了包括一組互連的組件的示例性計算系統(tǒng)。

圖2示出了包括經(jīng)由PCIe鏈路互連的一組組件的示例性計算系統(tǒng)。

圖3示出了在發(fā)送-接收設備對中實現(xiàn)的示例性協(xié)議棧對。

圖4示出了PCIe TLP在跨鏈路發(fā)送時的示例性格式。

圖5示出了針對x4 PCIe鏈路的示例性微片(flit)定義。

圖6示出了針對x8 PCIe鏈路和x2 PCIe鏈路的示例性微片定義。

圖7示出了針對各種PCIe鏈路寬度的示例性微片定義的微片特性的表。

圖8A-8C示出了根據(jù)各種放置規(guī)則的示例性微片分組序列。

圖9示出了PCIe 5.0TLP效率的表。

圖10示出了發(fā)送微片的示例性方法。

圖11示出了接收微片的示例性方法。

圖12是用于發(fā)送和接收微片的示例性計算設備的框圖。

圖13是可以作為實現(xiàn)本文描述的技術(shù)的一部分執(zhí)行指令的示例性處理器核心的框圖。

圖14示出了示例性計算機可讀非暫時性存儲介質(zhì)。

具體實施方式

本公開提供了允許增加通過PCIe鏈路連接的電子組件之間的分組傳輸效率的技術(shù)。通過將事務層分組(TLP)信息和數(shù)據(jù)鏈路層分組(DLLP)信息組裝到“微片”中，可以提高效率?？珂溌返囊粋€或多個通道發(fā)送微片，并且每個微片由微片級別的循環(huán)冗余碼(CRC)方案保護?？鐔蝹€通道發(fā)送的微片信息由基于每個通道實現(xiàn)的前向糾錯(FEC)方案保護。本文描述的微片級別的CRC方案可以提供比其中鏈路CRC(LCRC)與跨鏈路發(fā)送的TLP一起發(fā)送的當前的PCIe協(xié)議版本中的TLP傳輸效率更高的TLP傳輸效率。例如，284個符號的微片可以僅包括用于針對目標誤碼率實現(xiàn)期望的錯誤檢測概率的八個微片級別的CRC符號，這顯著地低于伴隨根據(jù)當前的PCIe協(xié)議要求跨鏈路發(fā)送的14個TLP的56個LCRC符號。由于不必通過物理層編碼來包裝TLP信息，因此可以進一步提高效率。利用基于微片的分組化，由于微片格式定義定義了微片內(nèi)的TLP位置，因此不一定需要將每個TLP包裝在微片中。盡管在某些實施例中關(guān)于PCIe協(xié)議討論了本文描述的技術(shù)，但是基于微片的分組化可以在其他通信協(xié)議中利用。