[發明專利]半導體存儲裝置

在審

• 申請號: 202010130930.4
• 申請日: 2020-02-26
• 公開（公告）號: CN112530954A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 吉水康人
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11519
• 分類號: H01L27/11519;H01L27/11524;H01L27/11556;H01L27/11565;H01L27/1157;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

實施方式提供一種可抑制制造成本增加的半導體存儲裝置。實施方式的半導體存儲裝置具備第1配線層、第2配線層、多個第3配線層、第1絕緣層、以及第1存儲器柱。第2配線層與第1配線層電性連接。多個第3配線層在第1方向上的第1配線層與第2配線層之間相互在第1方向上隔開積層，且在與第1方向交叉的第2方向上延伸。第1絕緣層貫通多個第3配線層，第1配線層側的端部與第1配線層的第1面相接，且在第2方向上延伸。第1存儲器柱貫通多個第3配線層，側面與在第2方向上延伸且朝向與第1及第2方向交叉的第3方向的第1絕緣層的第2面相接，第1配線層側的端部與第1配線層的第1面相接，且包括：含有在第1方向上延伸的第1半導體層、以及設在多個第3配線層與第1半導體層之間且可存儲數據的電荷蓄積層。第1配線層的作為第1面的相反面的第3面與第2配線層的第1方向上的距離在與第1絕緣層對應的位置及與第3配線層對應的位置不同。

[相關申請案]

本申請案享有以日本專利申請案2019-168684號(申請日：2019年9月17日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置。

背景技術

作為半導體存儲裝置，已知有NAND(Not And，與非)型閃速存儲器。

發明內容

實施方式提供一種可抑制制造成本增加的半導體存儲裝置。

實施方式的半導體存儲裝置具備第1配線層、第2配線層、多個第3配線層、第1絕緣層、以及第1存儲器柱。第2配線層與第1配線層電性連接。多個第3配線層在第1方向上的第1配線層與第2配線層之間彼此在第1方向上隔開積層，且在與第1方向交叉的第2方向上延伸。第1絕緣層貫通多個第3配線層，第1配線層側的端部與第1配線層的第1面相接，且在第2方向上延伸。第1存儲器柱貫通多個第3配線層，側面與在第2方向上延伸且朝向與第1及第2方向交叉的第3方向的第1絕緣層的第2面相接，第1配線層側的端部與第1配線層的第1面相接，且包括：在第1方向上延伸的第1半導體層、以及設在多個第3配線層與第1半導體層之間且可存儲數據的電荷蓄積層。第1配線層的作為第1面的相反面的第3面與第2配線層的第1方向上的距離在與第1絕緣層對應的位置及與第3配線層對應的位置不同。

附圖說明

圖1是第1實施方式的半導體存儲裝置的框圖。

圖2是第1實施方式的半導體存儲裝置所具備的存儲單元陣列的電路圖。

圖3是第1實施方式的半導體存儲裝置的俯視圖。

圖4是第1實施方式的半導體存儲裝置的剖視圖。

圖5是第1實施方式的半導體存儲裝置所具備的存儲單元陣列的俯視圖。

圖6是第1實施方式的半導體存儲裝置所具備的存儲單元陣列中的單元部的剖視圖。

圖7是第1實施方式的半導體存儲裝置所具備的存儲單元陣列中的單元部的俯視圖。

圖8是第1實施方式的半導體存儲裝置所具備的存儲單元陣列中的階梯連接部的剖視圖。

圖9～圖20、圖31～圖36及圖38～圖41是表示第1實施方式的半導體存儲裝置的制造步驟的存儲單元陣列的單元部的剖視圖。

圖21～圖30是表示第1實施方式的半導體存儲裝置的制造步驟的存儲單元陣列的階梯連接部的剖視圖。

圖37是表示第1實施方式的半導體存儲裝置的制造步驟的半導體存儲裝置的剖視圖。

圖42是表示第1實施方式的半導體存儲裝置中易殘留觸媒金屬的部位的一例的存儲單元陣列中的單元部的剖視圖。