[發明專利]半導體結構及其形成方法

有效

• 申請號: 202010129512.3
• 申請日: 2020-02-28
• 公開（公告）號: CN113327857B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 張海洋;紀世良;劉盼盼
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 吳凡

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底包括襯底以及凸出于所述襯底的鰭部；

在所述鰭部的頂部和側壁形成偽柵氧化層，所述偽柵氧化層中形成有針孔；

采用單源前驅體激活自由基化學沉積工藝，在所述偽柵氧化層上保形覆蓋刻蝕阻擋層，所述刻蝕阻擋層為無針孔層；

在所述刻蝕阻擋層上形成橫跨所述鰭部的偽柵層，所述偽柵層覆蓋所述刻蝕阻擋層的部分頂部和部分側壁；

在所述偽柵層側部的基底上形成層間介質層；

以所述刻蝕阻擋層作為停止層，采用干法刻蝕工藝去除所述偽柵層，在所述層間介質層中形成初始開口；

去除所述初始開口底部的刻蝕阻擋層和偽柵氧化層，形成柵極開口；

在所述柵極開口中形成柵極結構，所述柵極結構包括高k柵介質層。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述刻蝕阻擋層的材料包括SiCO、SiC、SiCN、BC或BCN。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述刻蝕阻擋層的步驟中，所述刻蝕阻擋層的厚度為至

4.如權利要求1所述的半導體結構的形成方法，其特征在于，采用各向同性的干法刻蝕工藝，以所述刻蝕阻擋層作為停止層，去除所述偽柵層。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，去除所述偽柵層的步驟中，所述偽柵層和所述刻蝕阻擋層的刻蝕選擇比大于或等于100：1。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，去除所述初始開口底部的刻蝕阻擋層的步驟包括：對所述刻蝕阻擋層進行灰化處理；在所述灰化處理之后，采用濕法刻蝕工藝去除所述初始開口底部的刻蝕阻擋層。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，采用氫氣對所述刻蝕阻擋層進行灰化處理。

8.如權利要求6所述的半導體結構的形成方法，其特征在于，所述濕法刻蝕工藝的刻蝕溶液包括氫氟酸溶液。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，采用濕法刻蝕工藝去除所述初始開口底部的偽柵氧化層。

10.如權利要求9所述的半導體結構的形成方法，其特征在于，所述濕法刻蝕工藝的刻蝕溶液包括氫氟酸溶液。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，所述偽柵氧化層的材料包括氧化硅或氮氧化硅。