[發明專利]半導體結構及其形成方法

有效

• 申請號: 202010129498.7
• 申請日: 2020-02-28
• 公開（公告）號: CN113327855B
• 公開（公告）日: 2022-07-26
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/08;H01L29/10;H01L29/78
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

一種半導體結構及其形成方法，形成方法包括：提供基底，用于形成第一型晶體管；在襯底上形成橫跨溝道疊層的柵極結構，柵極結構覆蓋溝道疊層的部分頂部和部分側壁；在柵極結構兩側的溝道疊層和鰭部中形成凹槽，凹槽的側部暴露出溝道疊層和鰭部；沿溝道層長度的方向，刻蝕凹槽側部部分厚度的鰭部，在凹槽側部的鰭部中形成第一溝槽；在第一溝槽中填充擴散源摻雜層，擴散源摻雜層中摻雜有第二型離子，第二型與第一型的摻雜類型不同，且使擴散源摻雜層中的第二型離子向鰭部擴散，在鰭部中形成反型摻雜區；在凹槽中形成源漏摻雜區，源漏摻雜區覆蓋擴散源摻雜層。本發明實施例有利于提升了半導體結構的性能。

技術領域

本發明實施例涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高集成度的方向發展，半導體工藝節點遵循摩爾定律的發展趨勢不斷減小。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，為了適應工藝節點的減小，不得不不斷縮短晶體管的溝道長度。

為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面晶體管向具有更高功效的三維立體式的晶體管過渡，如全包圍柵極(Gate-all-around，GAA)晶體管。全包圍柵極晶體管中，柵極從四周包圍溝道所在的區域，與平面晶體管相比，全包圍柵極晶體管的柵極對溝道的控制能力更強，能夠更好的抑制短溝道效應。

發明內容

本發明實施例解決的問題是提供一種半導體結構及其形成方法，提升半導體器件的性能。

為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，用于形成第一型晶體管，所述基底包括襯底以及凸出于所述襯底的鰭部，所述鰭部上形成有一個或多個堆疊的溝道疊層，每一個所述溝道疊層包括犧牲層以及位于所述犧牲層上的溝道層；在所述襯底上形成橫跨所述溝道疊層的柵極結構，所述柵極結構覆蓋所述溝道疊層的部分頂部和部分側壁；在所述柵極結構兩側的溝道疊層和鰭部中形成凹槽，凹槽的側部暴露出溝道疊層和鰭部；沿溝道層長度的方向，刻蝕所述凹槽側部部分厚度的鰭部，在所述凹槽側部的鰭部中形成第一溝槽；在所述第一溝槽中填充擴散源摻雜層，所述擴散源摻雜層中摻雜有第二型離子，所述第二型與第一型的摻雜類型不同，且使所述擴散源摻雜層中的第二型離子向所述鰭部擴散，在所述鰭部中形成反型摻雜區；在形成反型摻雜區之后，在所述凹槽中形成源漏摻雜區，源漏摻雜區覆蓋所述擴散源摻雜層。

相應的，本發明實施例還提供一種半導體結構，包括：基底，用于形成第一型晶體管，所述基底包括襯底以及凸出于所述襯底的鰭部；溝道結構層，位于所述鰭部上且與所述鰭部間隔設置，所述溝道結構層包括一個或多個間隔設置的溝道層；金屬柵極結構，橫跨所述溝道結構層，所述金屬柵極結構覆蓋所述溝道結構層的部分頂部且包圍所述溝道層；凹槽，位于所述金屬柵極結構兩側的溝道結構層和鰭部中；第一溝槽，位于凹槽側部的部分鰭部中，第一溝槽的開口與凹槽的側壁相連通；反型摻雜區，位于所述第一溝槽側部的鰭部中；擴散源摻雜層，填充于所述第一溝槽，所述擴散源摻雜層中摻雜有第二型離子，所述第二型與第一型的摻雜類型不同，所述擴散源摻雜層用于將所述第二型離子擴散至鰭部中形成所述反型摻雜區；源漏摻雜區，位于所述金屬柵極結構兩側的凹槽中，且覆蓋溝道層的側壁和擴散源摻雜層。

與現有技術相比，本發明實施例的技術方案具有以下優點：