[發明專利]超低時延高級加密標準

在審

• 申請號: 202010128964.X
• 申請日: 2020-02-28
• 公開（公告）號: CN111756520A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: M.庫納維斯
• 申請（專利權）人: 英特爾公司
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李偉森;姜冰

1. 一種實現高級加密標準（AES）替代盒（S-盒）加密的設備，包括：

S-盒邏輯函數，其中所述S-盒邏輯函數將狀態作為輸入，并且是8位至8位邏輯函數，并且其中所述S-盒邏輯函數被最小化，使得S-盒輪包括九個與非（NAND）級，并且所最小化的S-盒邏輯函數的邏輯積的重復被消除；以及

混合列乘法運算，其中所述混合列乘法運算包括多個因子，所述多個因子與所述S-盒輪的輸出進行“異或”（XOR）以獲得縮放的16字節輸出。

2.如權利要求1所述的設備，其中具有所述S-盒邏輯函數和所述混合列乘法運算的AES輪包括九個NAND級和五個XOR級。

3.如權利要求1或2所述的設備，其中所述混合列乘法運算與所述S-盒邏輯函數組合，并且所組合的所述S-盒邏輯函數被最小化，使得AES輪包括九個NAND級和三個XOR級，并且所最小化的S-盒邏輯函數的邏輯積的重復被消除。

4.如權利要求1、2或3所述的設備，其中所述縮放的16字節輸出的列被進行“異或”以導出8位輸出。

5.如權利要求1、2、3或4所述的設備，其中最小化所述S-盒邏輯函數包括：

將所述S-盒函數表達為蘊含項集合；

搜索所述蘊含項集合以尋找基本蘊含項和選定蘊含項；以及

將所述S-盒函數表達為所述基本蘊含項和所述選定蘊含項。

6.如權利要求1、2、3、4或5所述的設備，其中所述混合列乘法運算與所述S-盒邏輯函數組合，并且最小化所組合的所述S-盒邏輯函數包括：

將所組合的S-盒函數表達為蘊含項集合；

搜索所述蘊含項集合以尋找基本蘊含項和選定蘊含項；以及

將所組合的S-盒函數表達為所述基本蘊含項和所述選定蘊含項。

7.如權利要求1、2、3、4、5或6所述的設備，其中通過迭代地搜索多個區域以尋找替代邏輯積來消除所最小化的S-盒邏輯函數的邏輯積的重復。

8. 如權利要求1、2、3、4、5、6或7所述的設備，其中所述多個因子從固定多項式獲得，使得所述狀態的列被評估為GF(2⁸)上的多項式，并與所述固定多項式進行模X⁴ + 1相乘。

9.如權利要求1、2、3、4、5、6、7或8所述的設備，其中最小化所述S-盒邏輯函數是迭代過程，當基本素數集合變得等于所述S-盒邏輯函數的素數集合時，所述迭代過程結束。

10.如權利要求1、2、3、4、5、6、7、8或9所述的設備，其中所述S-盒邏輯函數在處理核處加密數據，并將所加密的數據傳送到L1高速緩存。

11.一種實現高級加密標準（AES）替代盒（S-盒）的方法，包括：

找到S-盒邏輯函數的素數蘊含項；

從所述S-盒函數的所述素數蘊含項確定基本蘊含項；

最小化所述基本蘊含項，并找到選定蘊含項；

從所述基本蘊含項和所述選定蘊含項中移除重復以獲得最終蘊含項；

將所述S-盒邏輯函數表達為所述最終蘊含項；以及

將表達為最終蘊含項的所述S-盒邏輯函數按來自混合列乘法運算的因子進行縮放。

12.如權利要求11所述的方法，其中所述S-盒邏輯函數和所述逆混合列乘法運算包括九個NAND級和五個XOR級。

13.如權利要求11或12所述的方法，其中所述混合列乘法運算與所述S-盒邏輯函數組合，并且所組合的所述S-盒邏輯函數被最小化，使得AES輪包括九個NAND級和三個XOR級，并且所最小化的S-盒邏輯函數的邏輯積的重復被消除。