[發明專利]一種空腔中芯片嵌入工藝

在審

• 申請號: 202010128870.2
• 申請日: 2020-02-28
• 公開（公告）號: CN111243970A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 郁發新;馮光建;王永河;馬飛;程明芳
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L21/52
• 分類號: H01L21/52;H01L21/768;H01L21/60
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本發明公開了一種空腔中芯片嵌入工藝，包括以下步驟：A，在SOI硅片表面制作TSV，孔底停在SOI上面，然后繼續刻蝕SOI層，使TSV孔停在硅上；B，填充TSV孔，減薄硅片另一面，在另一面制作凹槽，凹槽停在SOI層；C，繼續刻蝕凹槽，使TSV底部金屬露出，在空腔內粘貼底部帶有焊料的芯片；D，在芯片和空腔的間隙填充膠體固化，去除芯片表面膠體，得到最終嵌有芯片的空腔。

技術領域

本發明屬于半導體技術領域，具體涉及一種空腔中芯片嵌入工藝。

背景技術

毫米波射頻技術在半導體行業發展迅速，其在高速數據通信、汽車雷達、機載導彈跟蹤系統以及空間光譜檢測和成像等領域都得到廣泛應用，預計2018年市場達到11億美元，成為新興產業。新的應用對產品的電氣性能、緊湊結構和系統可靠性提出了新的要求，對于無線發射和接收系統，目前還不能集成到同一顆芯片上(SOC)，因此需要把不同的芯片包括射頻單元、濾波器、功率放大器等集成到一個獨立的系統中實現發射和接收信號的功能。

傳統封裝工藝把各種功能芯片和無源器件安裝在基板上，占用面積大，可靠性差，不能滿足封裝系統越來越小型化的趨勢，而基于標準硅工藝的三維異構封裝技術(系統級封裝SIP)運用TSV(Through Silicone Via，硅通孔)技術和空腔結構將不同襯底不同功能的芯片集成在一起，能在較小的區域內實現芯片的堆疊和互聯，大大減小了功能件的面積并增加了其可靠性，越來越成為該產業未來發展的方向。

射頻芯片需要對其底部進行散熱和接地互聯，這樣就要求芯片底部需要有TSV銅柱做接觸，特別是對于芯片底部帶焊球的結構，需要有相應的焊盤做焊接動作。但是對于要把射頻芯片埋入到硅空腔的結構來講，如果先做TSV，則需要在轉接板的背部做空腔，TSV的底部做空腔的底部，然后做互聯，TSV深度會有差異，這樣做出來的底部會不平，不利于芯片的接地互聯。

發明內容

本發明要解決的技術問題是提供一種空腔中芯片嵌入工藝。

為解決上述技術問題，本發明采用如下的技術方案：

一種空腔中芯片嵌入工藝，包括以下步驟：

A，在SOI硅片表面制作TSV，孔底停在SOI上面，然后繼續刻蝕SOI層，使TSV孔停在硅上；

B，填充TSV孔，減薄硅片另一面，在另一面制作凹槽，凹槽停在SOI層；

C，繼續刻蝕凹槽，使TSV底部金屬露出，在空腔內粘貼底部帶有焊料的芯片；

D，在芯片和空腔的間隙填充膠體固化，去除芯片表面膠體，得到最終嵌有芯片的空腔。

優選地，所述步驟A具體包括：

選取SOI硅片，中間為SOI層；

通過光刻，刻蝕工藝在SOI硅片表面制作TSV孔，孔直徑范圍在1um到1000um，深度在10um到1000um；

刻蝕第一步停留在SOI層上；

轉換氣體繼續刻蝕，使TSV通過SOI界面，底部停在底部硅材質上。

優選地，所述步驟B具體包括：

在硅片上方沉積氧化硅或者氮化硅等絕緣層，或者直接熱氧化，絕緣層厚度范圍在10nm到100um之間；通過物理濺射，磁控濺射或者蒸鍍工藝在絕緣層上方制作種子層，種子層厚度范圍在1nm到100um；

電鍍銅，使銅金屬充滿TSV；銅CMP工藝使硅片表面銅去除，使硅片表面只剩下填銅；

如減薄轉接板另一面，用干法刻蝕工藝在減薄面進行干法刻蝕出空腔；空腔深度范圍在100nm到700um之間，形狀可以是方形，圓形，橢圓形，三角形等，其側壁可以是垂直的，也可以是有斜坡的，刻蝕停在SOI上面，使TSV頭部露出。