[發明專利]一種六面包圍嵌入式封裝方法

在審

• 申請號: 202010128860.9
• 申請日: 2020-02-28
• 公開（公告）號: CN111370316A
• 公開（公告）日: 2020-07-03
• 發明（設計）人: 郁發新;馮光建;王永河;馬飛;程明芳
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/60;H01L21/768
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本發明實施例公開了一種六面包圍嵌入式封裝方法，包括以下步驟：A，在嵌入轉接板制作TSV銅柱，減薄轉接板另一面，露出銅柱底端；B，在轉接板表面刻蝕空腔，腐蝕空腔內銅柱；C，空腔內嵌入芯片，在芯片與空腔的縫隙中間填充膠體固化，在芯片表面做RDL和焊盤；D，制作具有互聯結構的封蓋，把封蓋跟轉接板鍵合在一起，得到六面包覆的嵌入式封裝結構。

技術領域

本發明屬于半導體技術領域，具體涉及一種六面包圍嵌入式封裝方法。

背景技術

微波毫米波射頻集成電路技術是現代國防武器裝備和互聯網產業的基礎，隨著智能通信、智能家居、智能物流、智能交通等“互聯網+”經濟的快速興起，承擔數據接入和傳輸功能的微波毫米波射頻集成電路也存在巨大現實需求及潛在市場。

但是對于高頻率的微系統，天線陣列的面積越來越小，且天線之間的距離要保持在某個特定范圍，才能使整個模組具備優良的通信能力。但是對于射頻芯片這種模擬器件芯片來講，其面積不能像數字芯片一樣成倍率的縮小，這樣就會出現特高頻率的射頻微系統將沒有足夠的面積同時放置PA/LNA，此處PA為Power Amplifier(功率放大器)，LNA為LowNoise Amplifier(低噪聲放大器)，需要把PA/LNA堆疊起來。

用于堆疊的模組一般先把PA/LNA嵌入到空腔中，然后在空腔的底部設置金屬接地TSV，然后在芯片正面進行RDL(重布線層)布線把信號引出。但是對于表面有發射和接收功能的射頻芯片來說，表面布線容易損傷芯片表面，且該表面裸露在外面不適合直接在終端做表面焊接工藝。

發明內容

本發明要解決的技術問題是提供一種六面包圍嵌入式封裝方法。

為解決上述技術問題，本發明采用如下的技術方案：

一種六面包圍嵌入式封裝方法，包括以下步驟：

A，在嵌入轉接板制作TSV銅柱，減薄轉接板另一面，露出銅柱底端；

B，在轉接板表面刻蝕空腔，腐蝕空腔內銅柱；

C，空腔內嵌入芯片，在芯片與空腔的縫隙中間填充膠體固化，在芯片表面做RDL和焊盤；

D，制作具有互聯結構的封蓋，把封蓋跟轉接板鍵合在一起，得到六面包覆的嵌入式封裝結構。

優選地，所述步驟A具體包括：

在硅片表面制作TSV孔，孔直徑范圍在1um到1000um，深度在10um到1000um；

在硅片上方沉積絕緣層，或者直接熱氧化，絕緣層厚度范圍在10nm到100um之間；通過物理濺射，磁控濺射或者蒸鍍工藝在絕緣層上方制作種子層，種子層厚度范圍在1nm到100um；

電鍍銅，使銅金屬充滿TSV，200到500度溫度下密化使銅更致密；銅CMP工藝使硅片表面銅去除，使硅片表面只剩下填銅；

減薄硅片另一面，直接減薄或者用臨時鍵合的方式先保護TSV面再減薄；

通過干法刻蝕使背部銅柱露出，然后沉積氧化硅或者氮化硅鈍化層，通過CMP的工藝使銅柱露出。

優選地，所述步驟B具體包括：

在減薄面進行干法刻蝕出空腔103，空腔深度范圍在100nm到700um之間，形狀包括方形，圓形，橢圓形或三角形，其側壁是垂直的，或者是有斜坡的；

在空腔底部沉積鈍化層，然后通過濕法腐蝕，去除空腔內金屬銅柱，只留下底部露頭。

優選地，所述步驟C具體包括：

用表面帶有焊料的芯片嵌入到空腔內，加熱使焊料跟金屬柱互聯；