[發明專利]一種基于憶阻器的卷積運算裝置及方法

在審

• 申請號: 202010127969.0
• 申請日: 2020-02-28
• 公開（公告）號: CN111428857A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 郭令儀;段杰斌;李琛;沈靈
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: G06N3/04
• 分類號: G06N3/04
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;馬盼

本發明公開了一種基于憶阻器的卷積運算裝置，包括憶阻器芯片，所述憶阻器芯片包括x×y個憶阻器陣列，每個憶阻器陣列包括a行b列的憶阻器，所述憶阻器陣列用于存儲卷積核；m行n列的輸入信號陣列傳輸至所述憶阻器芯片時，所述輸入信號陣列分別與k×j個憶阻器陣列同時進行卷積運算，得到k行j列的輸出信號陣列；其中，k＝(m?a)/s+1，j＝(n?b)/t+1；s和t分別表示卷積運算中行方向和列方向的卷積步長，x×y≥k×j。本發明提供的一種基于憶阻器的卷積運算裝置及方法，使用二維憶阻器陣列，使得卷積運算變為并行過程，同時省去了卷積核、輸入圖像由二維矩陣到一維向量的轉化，提高了卷積運算的速度。

技術領域

本發明涉及信號處理領域，具體涉及一種基于憶阻器的卷積運算裝置及方法。

背景技術

目前，基于憶阻器陣列的卷積運算是學術界的研究熱點。卷積運算是多種圖像處理算法及神經網絡算法的重要組成部分，假設二維卷積核大小為a×b，則在二維圖像信號上的卷積算法執行過程如下：一個大小為a×b的矩形感受域依次滑過整幅輸入圖像，在滑過的每個位置上，感受域范圍內的圖像數據與卷積核內相應元素相乘得到a×b個積，這a×b個積相加得到輸出特征圖相應位置元素的值。傳統數字邏輯電路在完成上述運算時需占用極高的存儲、運算資源，且數據在存儲、運算模塊間的傳輸將消耗極高的延遲、功耗；而基于憶阻器陣列的卷積運算電路則實現了“存算一體”，將卷積運算中的卷積核存儲、乘加運算集成到了憶阻器陣列，無需調用分立的存儲、運算模塊，省去了數據在存儲、運算模塊間的傳輸，與傳統數字邏輯電路相比在理論上將消耗更小的面積、延遲、功耗。

現有的基于憶阻器陣列的卷積運算電路一般包括憶阻器陣列、外圍輔助電路，其實現卷積運算的過程如下：首先，a×b的二維卷積核被轉化為一維電導向量，存儲在一列憶阻器單元中，對整幅輸入圖像共用；其次，感受域范圍內的圖像數據被轉化為一維電壓向量，通過DAC(Digital to Analog Converter數字模擬轉換器)輸入到憶阻器陣列；然后，存儲了卷積核的那一列憶阻器單元執行一次乘加，產生一個電流值；最后，電流經外圍電路處理，產生當前感受域的運算結果。其中感受域每移動一次，上述運算過程執行一次；當感受域依次滑過整幅輸入圖像，a×b卷積核與該幅輸入圖像的卷積運算即告完成。

現有基于憶阻器陣列的卷積運算電路存在兩方面不足：其一，感受域依次滑過輸入圖像是一個串行過程，導致運算速度低下；其二，參與乘加運算的卷積核、輸入圖像常為二維矩陣，均須預先被轉化為一維向量，該過程需消耗一定的軟硬件開銷，且同樣會降低運算速度。

發明內容

本發明的目的是提供一種基于憶阻器的卷積運算裝置及方法，使用二維憶阻器陣列，使得卷積運算變為并行過程，同時省去了卷積核、輸入圖像由二維矩陣到一維向量的轉化，提高了卷積運算的速度。

為了實現上述目的，本發明采用如下技術方案：一種基于憶阻器的卷積運算方法，包括如下步驟：

S01：將m行n列的輸入信號陣列傳輸至憶阻器芯片中；所述憶阻器芯片包括x×y個憶阻器陣列，每個憶阻器陣列包括a行b列的憶阻器，所述憶阻器陣列用于存儲卷積核；m、n、x、y、a、b均為正整數；

S02：所述輸入信號陣列分別與k×j個憶阻器陣列同時進行卷積運算，得到k行j列的輸出信號陣列；且k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分別表示卷積運算中行方向和列方向的卷積步長，s、t、k、j均為正整數，且x×y≥k×j。

進一步地，所述輸入信號陣列為m行n列的電壓輸入信號，所述輸出信號陣列為k行j列的電流輸出信號。

進一步地，所述憶阻器芯片中的x×y個憶阻器陣列按照x行y列排布。

進一步地，所述輸入信號陣列中的輸入信號與所述憶阻器陣列中存儲的卷積核進行乘加運算，得出卷積值。

進一步地，所述輸出信號陣列中的k行j列卷積值同時得出。