[發明專利]一種水母形低損耗負群時延電路及實現方法

有效

• 申請號: 202010123122.5
• 申請日: 2020-02-27
• 公開（公告）號: CN111934637B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 萬發雨;劉斌;李寧東;布萊斯
• 申請（專利權）人: 南京信息工程大學
• 主分類號: H03H7/32
• 分類號: H03H7/32;H03H7/38
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

本發明公開了一種水母形低損耗負群時延電路及實現方法，由在FR4基板上鍍銅的耦合微帶線CL和鍍銅的微帶線TL組成；所述耦合微帶線CL由微帶連接線ILsubgt;1/subgt;、微帶連接線ILsubgt;2/subgt;、微帶連接線ILsubgt;3/subgt;組成的；所述微帶線TL為半圓形；所述耦合微帶線CL與微帶線TL組成的結構為水母形狀，且結構對稱；所述電路的實現方法包括步驟：(1)推導出微帶線的S(jω)參數矩陣，整個NGD電路的S參數矩陣；(2)由公式求出電路相位函數；(3)求出群時延函數τ(ω)；(4)采用ADS仿真軟件對參數優化，確定電路各個參數的尺寸。本發明降低了負群時延電路的損耗和反射；提高群時延帶寬和時延；提供設計靈活的負群時延電路的實現方法。

技術領域

本發明涉及負群時延電路及實現方法，尤其涉及一種水母形低損耗負群時延電路及實現方法。

背景技術

為了滿足公眾和工業的需求，現代印刷電路板(PCB)的集成度和電氣連接的復雜性不斷增加。現代PCB分析需要對信號完整性(SI)和電磁兼容性(EMC)現象有深入的研究。由于電磁干擾和耦合的不良影響，SI和EMC預測是分析PCB連接問題的關鍵點。現有采用的計算求解器的方法過程耗時，不能對現代PCB連接問題進行完全分析。例如，由于全波網格計算，連接傳播時延的主要原因未明確說明。因此，仍然需要運用基于傳輸線(TL)理論的分析方法。現階段，最流行的連接時延估計是基于Elmore和Wyatt模型，該TL模型基于一階集總RC網絡，使用RC模型快速估計連接線的傳播時延、優化連接線的大小和連接線的主要時延。由于TL集總的RC模型呈現出高達30％的傳播時延相對誤差，研究人員分析提出包括電感效應在內的更精確的TL集總RLC模型。利用RLC方法來統一PCB?連接時延模型，建立了計算連接時延的更精確的代數方程。盡管開發了集總的RC和RLC?模型，但在更高的頻率下仍需要對PCB連接進行更明確的分析研究。

發明內容

發明目的：本發明的目的是提供一種降低負群時延電路的損耗和反射、提高群時延的水母形低損耗負群時延電路。

技術方案：本發明所述的水母形低損耗負群時延電路，由在FR4基板上鍍銅的耦合微帶線CL和鍍銅的微帶線TL組成；所述耦合微帶線CL由微帶連接線IL₁、微帶連接線IL₂、微帶連接線IL₃組成的；所述微帶線TL為半圓形；所述耦合微帶線CL與微帶線TL組成的結構為水母形狀，且結構對稱。

所述的微帶連接線IL₁、微帶連接線IL₂、微帶連接線IL₃為并聯結構，且微帶線的長度為IL₁＝IL₂＝IL₃。

耦合微帶線CL和微帶線TL的鍍銅寬度相同，所述寬度值可調。

所述耦合微帶線等效電路的端口4和端口6之間連接著一條微帶傳輸線TL，端口1和端口2均是開路，端口3和4分別作為信號的輸入和輸出端口。

本發明所述的水母形低損耗負群時延電路的實現方法，包括步驟如下：(1)推導出微帶線的S(jω)參數矩陣，整個NGD電路的S參數矩陣；(2)由公式求出電路相位函數；(3)求出群時延函數τ(ω)；(4)采用ADS仿真軟件對參數優化，確定電路各個參數的尺寸。

所述步驟(1)根據電路等效模型，得到耦合線的S參數矩陣、NGD電路插入損耗S₂₁和反射系數S₁₁；所述步驟(3)中由群時延定義來求出群時延函數τ(ω)。

有益效果：本發明與現有技術相比，其顯著效果如下：1、降低了負群時延電路的損耗和反射，提高群時延帶寬和時延；2、根據實現方法，提供設計靈活的負群時延電路。

附圖說明

圖1為本發明的結構示意圖；