[發(fā)明專利]鐵電存貯器裝置及其形成方法、和集成芯片

在審

• 申請?zhí)枺?/td>: 202010121421.5
• 申請日: 2020-02-17
• 公開（公告）號: CN111916490A
• 公開（公告）日: 2020-11-10
• 發(fā)明（設計）人: 謝瑋庭;蔡竣揚;黃國欽;涂國基;黃建達;吳承潤;陳朝陽
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/51;H01L29/78;H01L21/336;H01L21/28;H01L27/11507
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國

本揭示內(nèi)容的各實施方式是關于鐵電存貯器裝置。鐵電存貯器裝置包括設置在半導體基板中的一對源極/漏極區(qū)域。柵極介電質(zhì)設置在半導體基板上方和介于源極/漏極區(qū)域之間。第一導電結(jié)構(gòu)設置在柵極介電質(zhì)上。鐵電結(jié)構(gòu)設置在第一導電結(jié)構(gòu)上。第二導電結(jié)構(gòu)設置在鐵電結(jié)構(gòu)上，其中第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)兩者都具有一整體負電性，此整體負電性大于或等于鐵電結(jié)構(gòu)的整體負電性。

技術領域

本揭示內(nèi)容是關于鐵電存貯器裝置。

背景技術

許多現(xiàn)代電子裝置包括非揮發(fā)性存貯器。非揮發(fā)性存貯器是能夠在無電力的情況下儲存數(shù)據(jù)的電子存貯器。下一代非揮發(fā)性存貯器的有前景的候選者是鐵電隨機存取存貯器(ferroelectric random-access memory；FeRAM)。鐵電隨機存取存貯器具有相對簡單的結(jié)構(gòu)，并且與互補型金屬氧化物半導體(complementary metal–oxide–semiconductor；CMOS)邏輯制造制程兼容。

發(fā)明內(nèi)容

本揭示內(nèi)容的一態(tài)樣提供了一種鐵電存貯器裝置，包含：一對源極/漏極區(qū)域、柵極介電質(zhì)、第一導電結(jié)構(gòu)、鐵電結(jié)構(gòu)、以及第二導電結(jié)構(gòu)。該對源極/漏極區(qū)域設置在一半導體基板中。柵極介電質(zhì)設置在半導體基板上方和在介于所述源極/漏極區(qū)域之間。第一導電結(jié)構(gòu)設置在柵極介電質(zhì)上。鐵電結(jié)構(gòu)設置在第一導電結(jié)構(gòu)上。第二導電結(jié)構(gòu)設置在鐵電結(jié)構(gòu)上，其中第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)兩者具有整體負電性，此整體負電性大于或等于鐵電結(jié)構(gòu)的整體負電性。

本揭示內(nèi)容的另一態(tài)樣提供了一種集成芯片，包含：半導體裝置、第一層間介電質(zhì)(ILD)結(jié)構(gòu)、第一導電通孔、以及極化切換結(jié)構(gòu)。半導體裝置設置在一半導體基板上。第一層間介電質(zhì)(ILD)結(jié)構(gòu)設置在半導體裝置和半導體基板上方。第一導電通孔設置在第一層間介電質(zhì)結(jié)構(gòu)中，并且電性耦接至半導體裝置。極化切換結(jié)構(gòu)設置在第一層間介電質(zhì)結(jié)構(gòu)上方并且電性耦接至第一導電通孔，其中極化切換結(jié)構(gòu)包含設置在介于第一導電結(jié)構(gòu)與第二導電結(jié)構(gòu)之間的鐵電結(jié)構(gòu)，且其中第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)兩者都具有整體負電性，此整體負電性大于或等于鐵電結(jié)構(gòu)的整體負電性。

本揭示內(nèi)容的又另一態(tài)樣提供了一種用于形成鐵電存貯器裝置的方法，此方法包含：在半導體基板上方形成介電層；在介電層上方形成第一導電層，其中第一導電層具有第一整體負電性；在第一導電層上形成鐵電層，其中鐵電層具有第二整體負電性，第二整體負電性小于或等于第一整體負電性；在鐵電層上形成第二導電層，其中第二導電層具有第三整體負電性，第三整體負電性大于或等于第二負電性；蝕刻第二導電層、鐵電層、和第一導電層，以在半導體基板上方形成極化切換結(jié)構(gòu)；以及形成第一導電通孔，第一導電通孔在極化切換結(jié)構(gòu)上方并且電性耦接至極化切換結(jié)構(gòu)。

附圖說明

當結(jié)合附圖閱讀時，根據(jù)以下詳細描述可更好地理解本揭示內(nèi)容的態(tài)樣。應注意，根據(jù)工業(yè)標準實踐，各種特征未按比例繪制。事實上，為論述清楚，各特征的尺寸可任意地增加或縮小。

圖1繪示包含第一無喚醒鐵電存貯器裝置的第一集成芯片(integrated chip；IC)的一些實施方式的橫截面視圖；

圖2繪示圖1的裝置柵極堆棧的一些實施方式的放大的橫截面視圖；

圖3繪示第一導電結(jié)構(gòu)、鐵電結(jié)構(gòu)、和第二導電結(jié)構(gòu)的一些實施方式的俯視圖，所述第一導電結(jié)構(gòu)、鐵電結(jié)構(gòu)、和第二導電結(jié)構(gòu)移自圖1中的它們的堆棧取向并且彼此相鄰設置；

圖4繪示圖1的第一集成芯片的一些更詳細的實施方式的橫截面視圖；

圖5繪示圖4的第一集成芯片的一些其他實施方式的橫截面視圖；

圖6繪示圖4的第一集成芯片的一些其他實施方式的橫截面視圖；

圖7繪示包含第二無喚醒鐵電存貯器裝置的第二集成芯片的一些實施方式的橫截面視圖；