[發明專利]一種增益可調的交叉耦合運算放大電路

有效

• 申請號: 202010119114.3
• 申請日: 2020-02-26
• 公開（公告）號: CN111277235B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 吳為敬;陳卓佳;劉玉榮
• 申請（專利權）人: 華南理工大學
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/08
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 王東東

本發明公開了一種增益可調的交叉耦合運算放大電路，包括差分輸入模塊、交叉耦合模塊和輸出緩存模塊，差分輸入模塊由差分輸入晶體管對、二極管連接的晶體管對和外加偏置電壓的晶體管結構的尾電流源構成，交叉耦合負載模塊由交叉耦合連接的晶體管對構成，輸出緩存模塊是一個電流鏡結構的差分轉單端輸出電路。本發明通過交叉耦合晶體管對引入正反饋技術，實現增益自舉功能，有效提高全N型管的運算放大電路的增益值。

技術領域

本發明屬于模擬集成電路設計領域，具體涉及一種增益可調的交叉耦合運算放大電路。

背景技術

運算放大電路是一種具有放大信號功能的電路，開環增益是運算放大電路最重要的性能參數，其大小直接影響電路的應用范圍和工作性能。薄膜晶體管器件因其優良的性能、簡單的制造工藝成為近年來熱門研究對象，然而薄膜晶體管存在幾個問題：1、氧化物薄膜晶體管是N型器件，缺乏互補的P型器件，大大增加高增益運算放大電路設計難度；2、氧化物薄膜晶體管存在閾值電壓漂移效應，降低運算放大電路的穩定性。3、制造工藝半自動化，器件性能誤差大，仿真模型不完善，電路設計只能依靠粗略的前仿真驗證，嚴重降低了電路制造的有效率。

目前提高全N型管的運算放大電路增益的最有效方法是采用正反饋技術實現運算放大電路增益自舉的功能。請參見圖3，是一種運算放大電路增益自舉結構圖，該結構是目前TFT電路設計中最經典的高增益的運算放大電路，該電路設計重點是設計一個反饋增益Af趨近于1的反饋電路。然而因氧化物薄膜晶體管的溝道長度調制效應和制造工藝誤差大，加大了增益Af趨近于1的反饋電路設計難度和設計結果的不確定性。當反饋增益太小時，運算放大電路增益不能得到有效提高；當反饋增益大于1時，運算放大電路會因自激不穩定而無法正常工作，因此需要設計一種高增益易調試的全N型管的運算放大電路。

發明內容

為了解決現有技術中的缺點，本發明提供一種增益可調的交叉耦合運算放大電路，本發明有效提高全N型管的運算放大電路的增益，又能降低氧化物薄膜晶體管閾值電壓漂移效應和器件制造性能誤差大給電路設計帶來的不利影響。

本發明目的通過以下技術方案實現：

一種增益可調的交叉耦合運算放大電路，包括差分輸入模塊12、交叉耦合模塊11和輸出緩存模塊13；

所述差分輸入模塊包括第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4和第七晶體管M7；

第一晶體管M1的源極、第二晶體管M2的源極和第七晶體管M7的漏極相連，第七晶體管M7的柵極與偏置電壓端口VB連接，第七晶體管M7的源極與接地端口GND連接；

第一晶體管M1的柵極與正向輸入端口IN+相連，第二晶體管M2的柵極與負向輸入端口IN-相連，

第一晶體管M1的漏極與第三晶體管M3的源極連接，構成第一節點；

第二晶體管M2的漏極與第四晶體管M4的源極連接，構成第二節點；

第三晶體管M3的漏極和柵極與電源端口VDD連接；

第四晶體管M4的漏極和柵極與電源端口VDD連接；

所述交叉耦合模塊包括第五晶體管M5及第六晶體管M6，第五晶體管M5的漏極、第六晶體管M6的柵極和第一節點連接，第六晶體管M6的漏極、第五晶體管M5的柵極與第二節點連接，第五晶體管M5和第六晶體管M6的源極均與接地端口GND相連；

所述輸出緩存模塊包括第八晶體管M8、第九晶體管M9、第十晶體管M10和第十一晶體管M11，

第八晶體管M8的柵極與第一節點連接，其漏極與電源端口VDD連接，其源極與第十晶體管M10的漏極、第十晶體管M10的柵極、第十一晶體管M11的柵極連接，第十晶體管M10的源極與接地端口GND連接；