[發明專利]一種lvds高速串行通信時鐘同步實現方法及系統有效
| 申請號: | 202010117247.7 | 申請日: | 2020-02-25 |
| 公開(公告)號: | CN111404631B | 公開(公告)日: | 2022-02-18 |
| 發明(設計)人: | 謝文平 | 申請(專利權)人: | 云知聲智能科技股份有限公司;廈門云知芯智能科技有限公司 |
| 主分類號: | H04J3/06 | 分類號: | H04J3/06 |
| 代理公司: | 北京冠和權律師事務所 11399 | 代理人: | 張楠楠 |
| 地址: | 100000 北京市海*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 lvds 高速 串行 通信 時鐘 同步 實現 方法 系統 | ||
1.一種lvds高速串行通信時鐘同步實現方法,其特征在于,包括:預設數目個時鐘采樣電路、時鐘選擇控制電路和數據輸出選擇電路,其中:
基于預設數目個時鐘采樣電路,分別對數據同步頭的串行輸入數據進行采樣,并獲得預設數目個采樣時鐘數據和預設數目個串行輸入數據;
基于時鐘選擇控制電路,對獲得的預設數目個采樣時鐘數據進行預設比較處理,選擇最優時鐘數據,并根據最優時鐘數據,確定最優時鐘采樣電路;
基于數據輸出選擇電路和所述時鐘選擇控制電路確定的最優時鐘采樣電路,從預設數目個串行輸入數據中選擇與最優時鐘采樣電路相關的串行輸入數據進行數據輸出;
所述預設數目個時鐘采樣電路的時鐘頻率與發送所述串行輸入數據的發送時鐘同頻;
且所述預設數目為6,且每個時鐘采樣電路的時鐘相位差為60°;
所述對獲得的預設數目個采樣時鐘數據進行預設比較處理,選擇最優時鐘數據的步驟包括:
建立與采樣時鐘數據相關的時序圖;
對所述時序圖進行裕量標注,并獲取標注的裕量結果;
對獲取的所有裕量結果進行預設比較處理,確定最大裕量結果,并將所述最大裕量結果對應的時鐘數據,作為最優時鐘數據。
2.如權利要求1所述的方法,其特征在于,
所述預設數目個時鐘采樣電路分別與所述時鐘選擇控制電路和數據輸出選擇電路連接;
且所述時鐘選擇控制電路還與所述數據輸出選擇電路連接。
3.如權利要求1所述的方法,其特征在于,所述選擇最優時鐘數據,并根據最優時鐘數據,確定最優時鐘采樣電路的步驟包括:
對每個時鐘采樣電路進行第一標記,同時對與所述時鐘采樣電路一一對應的采樣時鐘數據進行第二標記,并建立標記檢索表;
當選擇出最優時鐘數據時,獲取對應的第二標記,并在建立的所述標記檢索表中,獲取與所述第二標記對應的第一標記的時鐘采樣電路;
此時,獲取的時鐘采樣電路即為最優采樣電路。
4.如權利要求1所述的方法,其特征在于,從預設數目個串行輸入數據中選擇與最優時鐘采樣電路相關的串行輸入數據進行數據輸出之后,還包括:
對選擇的與最優時鐘采樣電路相關的串行輸入數據進行區域塊切割處理;
獲取區域塊切割處理后的子區域中的區域數據,并對所述區域數據進行預處理,確定預處理后的所述區域數據中是否存在待檢驗數據;
若存在,按照標準數據驗證庫,判斷所述待檢驗數據是否錯誤,若是,進行報警警示,同時,對所述待檢驗數據進行糾正處理,并存儲;
否則,直接將所述區域數據進行存儲。
5.如權利要求4所述的方法,其特征在于,對選擇的與最優時鐘采樣電路相關的串行輸入數據進行區域塊切割處理時,還包括:
對切割處理后的每個子區域的區域邊界進行監測,并根據監測結果,確定所述區域邊界上是否存在被切割數據;
若存在,確定所述被切割數據的切割字符是否完整,若是,確定所述切割字符對應的切割字節是否完整,若是,確定所述被切割數據切割完整;
若確定的所述切割字符不完整,則將不完整的切割字符,基于區域邊界,規劃到與之切割字符相應的一側,獲得一個完整切割字符;
同時,當完整切割字符對應的切割字節不完整時,基于區域邊界,將不完整的切割字節的完整切割字符,規劃到與之切割字節相應的一側,獲得一個完整切割字節;
當所有切割字節都切割完整時,獲得合格的區域數據,并繼續執行后續操作。
6.一種lvds高速串行通信時鐘同步實現系統,其特征在于,包括:
采樣模塊,用于基于預設數目個時鐘采樣電路,分別對數據同步頭的串行輸入數據進行采樣,并獲得預設數目個采樣時鐘數據和預設數目個串行輸入數據;
處理模塊,用于基于時鐘選擇控制電路,對獲得的預設數目個采樣時鐘數據進行預設比較處理,選擇最優時鐘數據,并根據最優時鐘數據,確定最優時鐘采樣電路;
選擇模塊,用于基于數據輸出選擇電路和所述時鐘選擇控制電路確定的最優時鐘采樣電路,從預設數目個串行輸入數據中選擇與最優時鐘采樣電路相關的串行輸入數據進行數據輸出;
所述預設數目個時鐘采樣電路的時鐘頻率與發送所述串行輸入數據的發送時鐘同頻;
且所述預設數目為6,且每個時鐘采樣電路的時鐘相位差為60°;
所述處理模塊包括:
建立單元,用于建立與采樣時鐘數據相關的時序圖;
標注單元,用于對所述時序圖進行裕量標注,并獲取標注的裕量結果;
確定單元,用于對獲取的所有裕量結果進行預設比較處理,確定最大裕量結果,并將所述最大裕量結果對應的時鐘數據,作為最優時鐘數據。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于云知聲智能科技股份有限公司;廈門云知芯智能科技有限公司,未經云知聲智能科技股份有限公司;廈門云知芯智能科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010117247.7/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:集裝箱港口堆場箱區彈性模板計劃方法
- 下一篇:封裝結構、封裝方法及電子設備





