[發明專利]一種自動化生成用于測試軟硬件的網表文件的方法及系統

有效

• 申請號: 202010116975.6
• 申請日: 2020-02-25
• 公開（公告）號: CN111400169B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 馮蘇紅;徐維濤
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 北京市中聞律師事務所 11388
• 代理人: 馮夢洪

一種自動化生成用于測試軟硬件的網表文件的方法及系統，其能夠有效提高FPGA軟件的測試效率，降低對測試人員的技術要求，同時大大提高了FPGA軟件的測試覆蓋率。方法包括：(1)通過腳本生成一批信號；(2)BLE結構分析及網表信息建立；(3)IO結構分析及網表信息建立；(4)根據網表文件的結構特征，依次將相關信息寫入網表文件中，建立好網表文件。

技術領域

本發明涉及可編程邏輯器件領域的軟件測試的技術領域，尤其涉及一種自動化生成用于測試軟硬件的網表文件的方法，以及自動化生成用于測試軟硬件的網表文件的系統。

背景技術

FPGA?EDA(Field－Programmable?Gate?Array?Electronics?DesignAutomation，現場可編程門陣列電子設計自動化)工具的主要功能是將具體的電路設計先轉換為網表文件(網表文件是描述電路的連接關系的文件,一般是文本文件,簡單的說就是把原理圖翻譯成了文本文件,文件會包含器件的標示,封裝,連接關系,這個文件導入到PCB編輯器里面,編輯器就會從封裝庫里面取出對應的封裝,給予相應標示和連接關系)，再對網表文件做后續的裝箱，布局，布線，生成配碼等處理流程，EDA工具對電路的處理流程如圖1所示。網表文件在電路設計到最后的出碼過程中起到了很重要的橋梁作用。

在FPGA?EDA工具的測試過程中，測試人員需要對裝箱，布局，布線，生成配碼的流程做正確性驗證，就需要有足夠多樣的測試用例，即電路設計，這對測試人員的專業技術要求很高，同時會耗費大量的時間準備測試電路。

發明內容

為克服現有技術的缺陷，本發明要解決的技術問題是提供了一種自動化生成用于測試軟硬件的網表文件的方法，其能夠有效提高FPGA軟件的測試效率，降低對測試人員的技術要求，同時大大提高了FPGA軟件的測試覆蓋率。

本發明的技術方案是：這種自動化生成用于測試軟硬件的網表文件的方法，其包括以下步驟：

(1)通過腳本生成一批信號；

(2)BLE結構分析及網表信息建立：從步驟(1)的信號中隨機選擇接入BLE的查找表和觸發器的輸入端口，同時根據接入的端口確定整個BLE的輸出，并為輸出定義一個輸出信號，并將所有的輸出信號歸并到信號集中，作為輸入信號使用，以便于與其他邏輯結構進行連接；

(3)IO結構分析及網表信息建立：對IO結構做分析，獲取IO的所有輸入、輸出端口、及屬性參數；對于在步驟(1)、(2)中用到的信號集劃分情況：第一情況，來源為IO及輸入IO的輸出信號；第二情況，輸出IO的外部輸入信號；第三情況，輸出IO的輸入信號；IO的輸入輸出端口定義并連接上信號；根據IO輸入輸出的端口信號以及相應的規則定義IO的屬性，建立起IO的網表信息；

(4)根據網表文件的結構特征，依次將相關信息寫入網表文件中，建立好網表文件。

本發明通過腳本隨機生成一批信號，BLE結構分析及網表信息建立，IO結構分析及網表信息建立，將相關信息寫入網表文件中，從而實現自動化生成用于測試軟硬件的網表文件，能夠有效提高FPGA軟件的測試效率，降低對測試人員的技術要求，同時大大提高了FPGA軟件的測試覆蓋率。

還提供了一種自動化生成用于測試軟硬件的網表文件的系統，其包括：

信號生成模塊，其配置來通過腳本生成一批信號；

BLE結構分析及網表信息建立模塊，其配置來從信號生成模塊生成的信號中隨機選擇接入BLE的查找表和觸發器的輸入端口，同時根據接入的端口確定整個BLE的輸出，并為輸出定義一個輸出信號，

并將所有的輸出信號歸并到信號集中，作為輸入信號使用，以便于與其他邏輯結構進行連接；