[發明專利]用于對多個數據元素值執行約簡操作的方法和裝置

在審

• 申請號: 202010112705.8
• 申請日: 2020-02-24
• 公開（公告）號: CN111752606A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: C·休斯;J·皮爾斯;路奎元;E·烏爾德-阿邁德-瓦爾;J·帕拉;P·薩蒂;K·維諾德;R·佐哈
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種處理器，包括：

解碼電路，用于對指令解碼，其中，所述指令指定包含多個數據元素值的第一輸入寄存器、包含多個索引的第一索引寄存器、以及輸出寄存器，其中，所述多個索引中的每個索引映射至所述第一輸入寄存器的一個唯一的數據元素位置；以及

執行電路，用于執行經解碼的指令，其中，所述執行包括：

基于索引標識彼此相關聯的數據元素值；

基于所述標識對相關聯的數據元素值執行一個或多個約簡操作；以及

將所述一個或多個約簡操作的結果存儲在所述輸出寄存器中。

2.如權利要求1所述的處理器，其中，所述指令的操作代碼(操作碼)指定所述一個或多個約簡操作。

3.如權利要求1或2所述的處理器，其中，當數據元素值的組具有同一索引值時，所述組的數據元素值彼此相關聯，并且其中，執行所述一個或多個約簡操作用于：對于共享所述同一索引值的所述數據元素值的組，組合所述數據元素值的組以生成算術組合作為結果。

4.如權利要求1或2所述的處理器，其中，所述結果被存儲在所述輸出寄存器的多個數據元素位置中，每個數據元素位置與對應的相關聯的數據元素值中的一個數據元素值相對應。

5.如權利要求1或2所述的處理器，其中，所述一個或多個約簡操作在多個迭代中對相關聯的數據元素值的組執行，并且所述多個迭代的中間結果被存儲在與參與得到所述中間結果的對應的相關聯的數據元素值中的數據元素值相對應的數據元素位置中。

6.如權利要求1或2所述的處理器，其中，所述一個或多個約簡操作包括以下一項或多項：

累加所述相關聯的數據元素值；

選擇所述相關聯的數據元素值中的最大值或最小值；以及

計算所述相關聯的數據元素值的均值或中位數值。

7.如權利要求1或2所述的處理器，其中，所述指令進一步指定包含多個掩碼的掩碼向量，其中，每個掩碼指示所述輸出寄存器的數據元素位置為活躍或不活躍，并且其中，所述結果不向不活躍的數據元素位置寫入。

8.如權利要求1或2所述的處理器，其中，對所述經解碼的指令的執行附加地對第二輸入寄存器執行，并且其中，所述第二輸入寄存器內的另外多個數據元素值和第二索引寄存器內的另外多個索引在執行所述一個或多個約簡操作時被使用。

9.如權利要求1或2所述的處理器，其中，所述指令進一步指定包含另外多個數據元素值的第二輸入寄存器以及包含另外多個索引的第二索引寄存器，所述另外多個索引中的每個索引映射至所述第二輸入寄存器的一個唯一的數據元素位置，并且其中，基于所述第一索引寄存器和所述第二索引寄存器的索引對所述第一輸入寄存器和所述第二輸入寄存器的數據元素值執行所述一個或多個約簡操作。

10.如權利要求1或2所述的處理器，其中，所述指令由兩個或更多個計算單元執行。

11.如權利要求10所述的處理器，其中，所述兩個或更多個計算單元中的每個計算單元是包塊或線程。

12.如權利要求10所述的處理器，其中，在執行所述一個或多個約簡操作時，所述兩個或更多個計算單元被同步。

13.如權利要求12所述的處理器，其中，所述指令進一步指定存儲指示所述兩個或更多個計算單元是否被同步的值的位置。

14.如權利要求1或2所述的處理器，其中，所述處理器是圖形處理單元GPU。