[發(fā)明專(zhuān)利]一種碳化硅厚底氧化層溝槽MOS制備方法在審
| 申請(qǐng)?zhí)枺?/td> | 202010109602.6 | 申請(qǐng)日: | 2020-02-22 |
| 公開(kāi)(公告)號(hào): | CN111180316A | 公開(kāi)(公告)日: | 2020-05-19 |
| 發(fā)明(設(shè)計(jì))人: | 劉敏;鄧小川 | 申請(qǐng)(專(zhuān)利權(quán))人: | 重慶偉特森電子科技有限公司 |
| 主分類(lèi)號(hào): | H01L21/04 | 分類(lèi)號(hào): | H01L21/04 |
| 代理公司: | 重慶中流知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 50214 | 代理人: | 郭桂林 |
| 地址: | 400700 重慶市*** | 國(guó)省代碼: | 重慶;50 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 碳化硅 氧化 溝槽 mos 制備 方法 | ||
一種厚底氧化層溝槽MOS的制備方法,包括如下步驟:1在半導(dǎo)體外延層上表面刻蝕形成溝槽;2在外延層上表面和溝槽內(nèi)壁沉積多晶硅或非晶硅;3將溝槽底部的多晶硅或非晶硅高溫氧化形成第一厚度介質(zhì)層,將外延層上表面和溝槽側(cè)壁均高溫氧化成第二厚度介質(zhì)層,第二厚度介質(zhì)層的厚度小于第一厚度介質(zhì)層的厚度;4在溝槽內(nèi)還未填充的部分形成MOS的柵極。采用本發(fā)明的制備方法具有如下優(yōu)勢(shì):通過(guò)氧化溝槽底部的多晶硅或非晶硅實(shí)現(xiàn)厚氧化層的制備,從而使得MOS結(jié)構(gòu)溝槽底部的氧化層厚度明顯厚于側(cè)壁,進(jìn)而有效降低了其中的電場(chǎng)強(qiáng)度,提高SiC溝槽MOSFET的可靠性,同時(shí),有助于降低溝槽型MOSFET器件的柵漏電容,從而降低器件的動(dòng)態(tài)損耗,提高器件的開(kāi)關(guān)速度。
技術(shù)領(lǐng)域
本發(fā)明涉及一種MOS制備方法,特別涉及一種碳化硅厚底氧化層溝槽MOS制備方法。
背景技術(shù)
現(xiàn)代電子技術(shù)對(duì)半導(dǎo)體材料提出了高壓、高頻、高功率、高溫以及抗輻射等新要求,而寬帶隙第三代半導(dǎo)體材料SiC擁有寬禁帶、高臨界擊穿場(chǎng)強(qiáng)、高飽和電子遷移率、高熔點(diǎn)和高熱導(dǎo)率等優(yōu)點(diǎn),是制備功率電子器件的理想材料。在SiC開(kāi)關(guān)器件中,SiC MOSFET具有開(kāi)關(guān)速度快、耐高壓和功耗低等優(yōu)點(diǎn),SiC MOSFET主要分為平面型和溝槽型,由于溝槽型器件采用的豎直溝道,電子遷移率更高且沒(méi)有JFET效應(yīng),與平面型SiC MOSFET相比,溝槽型SiC MOSFET可以實(shí)現(xiàn)更低的導(dǎo)通電阻,因此溝槽型SiC MOSFET具有更加廣闊的發(fā)展前景。
通過(guò)常規(guī)氧化工藝制備SiC溝槽MOS結(jié)構(gòu)時(shí),由于SiC各晶面的氧化速度不同,外延晶面(0001)面(Si面)的氧化速度比豎直晶面(11-20)面和(1-100)面小一個(gè)數(shù)量級(jí),因此溝槽底部生長(zhǎng)的氧化層厚度遠(yuǎn)不及側(cè)壁,底部氧化層太薄會(huì)導(dǎo)致電場(chǎng)強(qiáng)度的增加,當(dāng)器件反向偏壓時(shí),溝槽底部的薄氧化層會(huì)因?yàn)殡妶?chǎng)過(guò)強(qiáng)引發(fā)電流遂穿效應(yīng),從而縮短器件的壽命。
發(fā)明內(nèi)容
本發(fā)明提出一種碳化硅厚底氧化層溝槽MOS制備方法,通過(guò)氧化溝槽底部的多晶硅或非晶硅來(lái)增加MOS結(jié)構(gòu)底部氧化層的厚度,從而有效降低其中的電場(chǎng)強(qiáng)度,提高SiC溝槽MOSFET的可靠性。
本發(fā)明提供如下技術(shù)方案:
一種厚底氧化層溝槽MOS的制備方法,包括如下步驟:
步驟一,在半導(dǎo)體外延層上表面刻蝕形成溝槽;
步驟二,在半導(dǎo)體外延層上表面和溝槽內(nèi)壁沉積一層多晶硅或非晶硅;
步驟三,將溝槽底部的多晶硅或非晶硅高溫氧化形成第一厚度介質(zhì)層,將半導(dǎo)體外延層上表面和溝槽側(cè)壁均高溫氧化成第二厚度介質(zhì)層,第二厚度介質(zhì)層的厚度小于第一厚度介質(zhì)層的厚度;
步驟四,在溝槽內(nèi)還未填充的部分形成MOS的柵極。
進(jìn)一步地,所述半導(dǎo)體外延層材料為SiC;第一厚度介質(zhì)層和第二厚度介質(zhì)層均為SiO2;柵極為多晶硅或金屬電極。
進(jìn)一步地,步驟三的方法可以為:A1在步驟二中形成的多晶硅或非晶硅表面涂敷光刻膠并光刻顯影,去除多余的光刻膠并只保留溝槽底部的光刻膠;A2腐蝕去除未與光刻膠接觸的多晶硅或非晶硅;A3去除溝槽底部的光刻膠;A4將溝槽底部的多晶硅或非晶硅高溫氧化形成第一厚度SiO2氧化層;A5將SiC外延層上表面和溝槽側(cè)壁經(jīng)高溫氧化形成第二厚度SiO2氧化層。
進(jìn)一步地,步驟三的方法為還可以為:B1將步驟二中形成的多晶硅或非晶硅完全氧化成第一厚度SiO2氧化層;B2在氧化形成的第一厚度SiO2氧化層表面涂敷光刻膠并光刻顯影,去除多余的光刻膠并只保留溝槽底部的光刻膠;B3腐蝕去除未與光刻膠接觸的第一厚度SiO2氧化層;B4去除溝槽底部的光刻膠;B5將SiC外延層上表面和溝槽側(cè)壁經(jīng)高溫氧化形成第二厚度SiO2氧化層。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于重慶偉特森電子科技有限公司,未經(jīng)重慶偉特森電子科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010109602.6/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
H01L 半導(dǎo)體器件;其他類(lèi)目中不包括的電固體器件
H01L21-00 專(zhuān)門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專(zhuān)門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專(zhuān)門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專(zhuān)門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





