[發明專利]一種鰭型結構的功率MOSFET及其制備方法

有效

• 申請號: 202010109407.3
• 申請日: 2020-02-22
• 公開（公告）號: CN111312821B
• 公開（公告）日: 2022-07-05
• 發明（設計）人: 黃平;鮑利華;顧海穎
• 申請（專利權）人: 上海朕芯微電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/10
• 代理公司: 上海天翔知識產權代理有限公司 31224
• 代理人: 呂伴

本發明公開了一種鰭型結構的功率MOSFET，包括襯底、成型在襯底正面上的外延層、若干間隔且平行成型在所述外延層上的鰭型硅墻、成型在所述相鄰鰭型硅墻之間的摻雜多晶硅層、成型在摻雜多晶硅層正面上且位于相鄰鰭型硅墻之間的BPSG層以及覆蓋在鰭型硅墻頂部和BPSG層頂部的金屬布線層；鰭型硅墻包含成型在所述襯底正面上的外延硅片層、成型在所述外延硅片層上的P?Well層和成型在所述P?Well層正面的N+區域或/和P+區域；所述N+區域或/和P+區域用金屬布線層連接。本發明還公開了該鰭型結構的功率MOSFET的制備方法。本發明極大縮小之前傳統功率MOSFET多晶硅Trench之間的距離。

技術領域

本發明涉及功率MOSFET制備技術領域，特別涉及一種鰭型結構的功率MOSFET及其制備方法。

背景技術

參見圖1，傳統功率Trench MOSFET器件包括襯底1和由下至上依次覆蓋在襯底1的外延層2、P-Well層3、N-Source層4、介質層5和金屬層6；器件Source區域開一淺槽貫穿N-Source層至P-Well層，淺槽的底部有P+區域7，金屬層6通過此淺槽及淺槽底部的P+區域7連通N-Source層4和P-Well層3；Gate區域開深槽Trench8，深槽Trench8的深度要超過P-Well層3，深槽Trench8里有柵氧化層和摻雜多晶硅。

傳統功率Trench MOSFT器件的工藝流程步驟如下：(1)N-/N+外延片；(2)晶圓正面氧化；(3)Trench光刻(M1)、刻蝕；(4)柵氧、摻雜多晶硅淀積、多晶硅Etchback、多晶硅氧化；(5)P-Well光刻(M2)、P-Well離子注入、推進；(6)N+Source光刻(M3)、N+Source離子注入、推進；(7)BPSG淀積；(7)接觸孔光刻(M4)、刻蝕、P+離子注入；(8)金屬化沉積、金屬化光刻、刻蝕。

傳統功率Trench MOSFT器件結構及工藝主要缺點是Pitch大(兩個Trench間的重復間距)。主要原因有兩點：

(1)Trench之間需要做接觸孔光刻和刻蝕，即相鄰Trench之間的間距等于接觸孔的寬度加上兩倍接觸孔光刻和Trench之間的套刻寬度；

(2)受光刻機分辨率的限制，Trench本身的寬度也比較寬。

以最小光刻寬度0.2um為例(Trench的寬度)。Pitch的寬度等于Trench的寬度，加上接觸孔的寬度，再加上兩倍的接觸孔光刻和Trench之間的套刻寬度，這樣大致估算Pitch的寬度為0.8-1.0um，即3-4倍最小光刻條寬。

發明內容

本發明所要解決的技術問題之一在于針對傳統功率Trench MOSFET器件結構所存在的問題而提供一種鰭型結構的功率MOSFET。

本發明所要解決的技術問題之二在于針對傳統功率Trench MOSFET器件結構的工藝所存在的問題而提供一種鰭型結構的功率MOSFET的制備方法。

作為本發明第一方面的鰭型結構的功率MOSFET，包括襯底、成型在襯底正面上的外延層、若干間隔且平行成型在所述外延層上的鰭型硅墻、成型在所述相鄰鰭型硅墻之間的摻雜多晶硅層、成型在摻雜多晶硅層正面上且位于相鄰鰭型硅墻之間的BPSG層以及覆蓋在鰭型硅墻頂部和BPSG層頂部的金屬布線層；鰭型硅墻包含成型在所述襯底正面上的外延硅片層、成型在所述外延硅片層上的P-Well層和成型在所述P-Well層正面的N+區域或/和P+區域；所述N+區域或/和P+區域用金屬布線層連接。

在本發明的一個優選實施例中，P+區域與N+區域平面交叉排列。

在本發明的一個優選實施例中，鰭型硅墻的表面低于所述BPSG層的表面。

作為本發明第二方面的鰭型結構的功率MOSFET的制備方法，包括如下步驟：