[發明專利]源同步鎖相方法、裝置、系統及插卡式視頻處理設備

在審

• 申請號: 202010107895.4
• 申請日: 2020-02-21
• 公開（公告）號: CN112637443A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 張彥杰;苗少峰;周晶晶
• 申請（專利權）人: 西安諾瓦星云科技股份有限公司
• 主分類號: H04N5/04
• 分類號: H04N5/04;H04N5/765
• 代理公司: 深圳精智聯合知識產權代理有限公司 44393
• 代理人: 鄧鐵華

本發明實施例公開了一種源同步鎖相方法、裝置、系統及插卡式視頻處理設備，該源同步鎖相方法包括：接收源同步鎖相映射關系表；根據源同步鎖相映射關系表從多個同步信號中選擇目標同步信號輸出至目標輸出裝置的目標同步信號輸入接口，以將目標同步信號作為與目標同步信號輸入接口相對應的輸出視頻源的參考同步信號；其中，多個同步信號包括至少一個輸入裝置的輸入視頻源的同步信號和至少一個輸出裝置的輸出視頻源的同步信號，且目標輸出裝置屬于至少一個輸出裝置。本發明避免了需要將每個輸入視頻源對應的輸入裝置需要與每個輸出視頻源對應的輸出裝置均需要進行連線而造成系統走線非常復雜的問題。

技術領域

本發明涉及信號同步技術領域，尤其涉及一種源同步鎖相方法、裝置、系統及插卡式視頻處理設備。

背景技術

在視頻處理領域，設備在輸出視頻流時，需要與某個輸入視頻源或者某個從外部接入的視頻源保持同步，這里所說的同步是指輸出的視頻流的場信號與輸入視頻源或者從外部接入的視頻源的場信號保持同步，從宏觀上來看，輸出的視頻流會與輸入的視頻流在輸出的幀率上保持一致，畫面上保持同步，這也就是通常所說的genlock(同步鎖相)功能。

請參見圖1，現有的genlock實現方式一般都是將外部輸入視頻源的vs(場信號)通過FPGA的GPIO引入到FPGA內部，FPGA內部在通過內部的調節模塊，使得輸出的視頻流的場信號與輸入的外部源的場信號保持一致，便實現了外部源的genlock功能。其內部的調節模塊起到的作用是：當輸出的視頻場信號超前于輸入視頻源視頻的場信號時，則慢慢調高像素時鐘，場信號由于像素時鐘的提高而變短，導致輸出的場信號變短，這樣輸出的場信號慢慢會與輸入的場信號對齊，相反的當輸出視頻源視頻的場信號落后于輸入視頻源視頻的場信號時，則降低輸出時鐘頻率，使得兩者的場信號對齊，通過上述方式反復的調節，會一直使得輸出的場信號與輸入的場信號保持一致。

但是，這種實現方式只是簡單的針對單板系統的，對于矩陣式切換器，多輸入卡多輸出卡級聯的設備上，如果將所有的輸出視頻源的場信號都傳遞給每個輸出卡，系統的走線會非常復雜。

發明內容

本發明的實施例提供一種源同步鎖相方法、裝置、系統及插卡式視頻處理設備，以解決在級聯規模較大時，矩陣式視頻切換器無法實現genlock功能的問題。

一方面，本發明實施例提出一種源同步鎖相方法，包括：

接收源同步鎖相映射關系表；

根據所述源同步鎖相映射關系表從多個同步信號中選擇目標同步信號輸出至目標輸出裝置的目標同步信號輸入接口，以將所述目標同步信號作為與所述目標同步信號輸入接口相對應的輸出視頻源的參考同步信號；

其中，所述多個同步信號包括至少一個輸入裝置的輸入視頻源的同步信號和至少一個輸出裝置的輸出視頻源的同步信號，且所述目標輸出裝置屬于所述至少一個輸出裝置。

本發明將多個同步信號均作為可選地能夠進行同步的信號，因此在根據源同步鎖相映射關系表直接確定需要進行信號同步的視頻源的對應關系之后，便可以根據該對應關系直接從多個同步信號中選擇出需要進行同步的信號作為目標同步信號，在確定了目標同步信號之后可以直接將該目標同步信號輸出至目標輸出裝置的目標同步信號輸入接口，以實現信號的同步鎖相，避免了需要將每個輸入視頻源對應的輸入裝置需要與每個輸出視頻源對應的輸出裝置均需要進行連線而造成系統走線非常復雜的問題。

在本發明的一個實施例中，所述根據所述源同步鎖相映射關系表從多個同步信號中選擇目標同步信號輸出至目標輸出裝置的目標同步信號輸入接口包括：

根據所述源同步鎖相映射關系表控制所述至少一個輸入裝置中的目標輸入裝置輸出指定目標同步信號作為所述多個同步信號之一；

從所述多個同步信號中選擇所述指定同步信號作為所述目標同步信號輸出至所述目標輸出裝置的所述目標同步信號輸入接口；