[發明專利]采用單層金屬工藝的SGTO器件及其版圖結構、制造方法

有效

• 申請號: 202010107279.9
• 申請日: 2020-02-21
• 公開（公告）號: CN111293113B
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 陳萬軍;陳楠;許曉銳
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/082
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

本發明涉及功率半導體技術，具體的說是涉及一種采用單層金屬工藝的SGTO器件及其版圖結構、制造方法。本發明主要是在常規SGTO器件板圖和工藝的基礎上，采用單層金屬工藝，將柵極金屬和陰極金屬圖形做在同一金屬層上，通過單次淀積和刻蝕工藝同時完成正面柵極和陰極金屬圖形化。通過合理的版圖結構布局，在不犧牲器件導通性能的情況下簡化了器件制造工藝，提高了器件的可靠性，有利于SGTO器件的商用化。

技術領域

本發明涉及功率半導體技術，具體的說是涉及一種采用單層金屬工藝的SGTO器件及其版圖結構、制造方法。

背景技術

功率半導體器件作為開關器件，可以應用于電力電子領域和脈沖功率領域兩個方面。GTO(Gate Turn-Off Thyristor)作為一種高耐壓，低導通壓降，高電流密度，高可靠性的器件，尤其適用于脈沖功率領域。由于傳統GTO器件單元結構松散，功率密度較低，為了適應器件小型化的需求，SGTO(Super Gate Turn-off Thyristor)器件便應運而生了。SGTO器件與傳統GTO器件的最大區別在于工藝的改變和元胞尺度的縮小，帶來的優勢是功率密度的極大提高和器件尺寸的極大縮小。

對于脈沖功率領域應用的SGTO器件來說，由于器件的瞬時功率密度很大，在較小的芯片面積上需要流通很大的電流，因此如果器件的導通不一致，就容易導致器件失效甚至燒毀，因此如何合理設計器件元胞結構和版圖布局，使得器件各元胞均勻導通就成為了一個關鍵問題。為了解決這個問題，傳統的SGTO采用雙層金屬工藝，門極金屬電極和陰極金屬電極通過兩次金屬淀積和刻蝕工藝形成，中間通過一層絕緣介質隔離。采用這種方法可以使得器件各元胞分布均勻，但是由于需要兩次金屬刻蝕，因此需要額外的掩膜版和工藝步驟，增加了額外的工藝成本。同時由于工藝步驟的增加，器件在加工過程中損傷，沾污的風險也會增加，降低了器件的成品率和可靠性。

發明內容

本發明所要解決的，就是針對上述常規SGTO由于設計的局限，不能很好的適用常規功率器件單層金屬工藝，提出一種適用于的目前商業化主流工藝的一種采用單層金屬工藝的SGTO器件及其版圖結構與制造方法。

為實現上述目的，本發明采用如下技術方案：

一種采用單層金屬工藝的SGTO器件，其元胞結構包括陽極結構、漂移區結構、P型基區結構、陰極結構、門極結構和表面鈍化結構；所述陽極結構包括P+陽極(107)和位于P+陽極(107)下表面的陽極金屬電極(108)；所述漂移區結構包括位于P+陽極(107)上表面的N型半導體漂移區(106)；所述P型基區結構包括位于N型半導體漂移區(106)上表面的P型半導體基區(105)；所述陰極結構包括位于P型半導體基區(105)上表面的N+陰極重摻雜區(103)和與N+陰極重摻雜區(103)上表面接觸的陰極金屬電極(102)；所述門極結構包括位于P型半導體基區(105)上表面的P+門極重摻雜區(104)和與P+門極重摻雜區(104)上表面接觸的門極金屬電極(101)；所述表面鈍化結構包括位于器件表面的絕緣介質和鈍化層(109)；其特征在于，所述門極金屬電極(101)和陰極金屬電極(102)位于同一金屬層，通過一次金屬淀積和刻蝕工藝形成，并通過絕緣介質和鈍化層(109)隔離；

進一步地，器件元胞結構寬度為100～200微米；

進一步地，器件元胞結構中P型半導體基區(105)厚度為3～5微米；

進一步地，器件元胞結構中N+陰極重摻雜區(103)厚度為0.5～1微米；

進一步地，器件元胞結構中P+門極重摻雜區(104)厚度為1～3微米；