[發(fā)明專利]一種控制接觸孔刻蝕開口形貌的方法有效
| 申請(qǐng)?zhí)枺?/td> | 202010104331.5 | 申請(qǐng)日: | 2020-02-20 |
| 公開(公告)號(hào): | CN111276417B | 公開(公告)日: | 2022-08-09 |
| 發(fā)明(設(shè)計(jì))人: | 昂開渠;闞琎 | 申請(qǐng)(專利權(quán))人: | 上海華力集成電路制造有限公司 |
| 主分類號(hào): | H01L21/66 | 分類號(hào): | H01L21/66;H01L21/67;H01L21/311;H01L21/768 |
| 代理公司: | 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 戴廣志 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 控制 接觸 刻蝕 開口 形貌 方法 | ||
本發(fā)明提供一種控制接觸孔刻蝕開口形貌的方法,提供用于刻蝕形成接觸孔的半導(dǎo)體結(jié)構(gòu);在半導(dǎo)體結(jié)構(gòu)上形成作為接觸孔刻蝕的硬掩模層;利用等離子體刻蝕法刻蝕硬掩模層及半導(dǎo)體結(jié)構(gòu)形成多個(gè)接觸孔開口,并利用光譜信號(hào)偵測(cè)器收集刻蝕反應(yīng)的輝光信號(hào);根據(jù)輝光信號(hào)的強(qiáng)度與硬掩模層剩余量的關(guān)系來控制硬掩模層的最終形貌;利用最終形貌的硬掩模層作為阻擋層,并進(jìn)一步刻蝕去除剩余硬掩模層的同時(shí)調(diào)整所述接觸孔開口的形貌。本發(fā)明在接觸孔刻蝕工藝過程中利用信號(hào)終點(diǎn)檢測(cè)手段監(jiān)控硬掩模層的刻蝕進(jìn)程,利用該硬掩模層掩模形貌調(diào)整接觸孔開口形貌,從而達(dá)成控制接觸孔刻蝕開口形貌的目的,同時(shí)可以確保開口以下部分的孔洞形貌工藝性能維持穩(wěn)定。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,特別是涉及一種控制接觸孔刻蝕開口形貌的方法。
背景技術(shù)
隨著集成電路技術(shù)進(jìn)入超大規(guī)模集成電路時(shí)代,伴隨著器件關(guān)鍵尺寸(CD)的不斷縮小,在CMOS產(chǎn)品的接觸孔刻蝕(Contact Etch;CT-ET)的結(jié)構(gòu)也變得越來越復(fù)雜,進(jìn)入65nm技術(shù)節(jié)點(diǎn)以后,出現(xiàn)了在光刻膠下沉積一層硬掩模APF(Advanced Patterning Film,無定形碳材料),來控制接觸孔CD的均勻性和孔壁的光滑度,從而保證接觸孔結(jié)構(gòu)滿足各種參數(shù)需求。
工藝節(jié)點(diǎn)發(fā)展到28nm階段,CT-ET開口形貌會(huì)對(duì)后續(xù)工藝及器件的性能產(chǎn)生較大影響,從金屬鎢的填充、接觸電阻的降低等方面考量希望開口增大,而從連線間的短路器件窗口考量需求開口減小;為平衡產(chǎn)品的設(shè)計(jì)性能需求和工藝穩(wěn)定性,CT-ET的開口形貌至關(guān)重要。
目前的工藝方法:為達(dá)成特定的接觸孔開口形貌,需要通過CESL打開刻蝕步驟的壓力、氣體速率比(C:H:O:Ar)、射頻功率等參數(shù)的綜合調(diào)整來實(shí)現(xiàn);這種方法的弊端在于CESL打開刻蝕步驟地參數(shù)調(diào)整,不僅會(huì)影響開口形貌,同時(shí)也會(huì)影響孔洞的整體形貌,出現(xiàn)變尖、變形等孔洞形貌畸變,同時(shí)影響刻蝕選擇比,造成工藝變更風(fēng)險(xiǎn)的不可控。
發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn),本發(fā)明的目的在于提供一種控制接觸孔刻蝕開口形貌的方法,用于解決現(xiàn)有技術(shù)中通過刻蝕工藝用參數(shù)綜合調(diào)整會(huì)影響接觸孔開口形貌,同時(shí)也會(huì)影響孔洞的整體形貌,出現(xiàn)孔洞形貌畸變,同時(shí)影響刻蝕選擇比,造成工藝變更風(fēng)險(xiǎn)的不可控的問題。
為實(shí)現(xiàn)上述目的及其他相關(guān)目的,本發(fā)明提供一種控制接觸孔刻蝕開口形貌的方法,該方法至少包括以下步驟:
步驟一、提供用于刻蝕形成接觸孔的半導(dǎo)體結(jié)構(gòu);
步驟二、在所述半導(dǎo)體結(jié)構(gòu)上形成作為所述接觸孔刻蝕的硬掩模層;
步驟三、利用等離子體刻蝕法刻蝕所述硬掩模層以及所述半導(dǎo)體結(jié)構(gòu)形成多個(gè)接觸孔開口,在刻蝕同時(shí),利用光譜信號(hào)偵測(cè)器收集刻蝕反應(yīng)的輝光信號(hào);
步驟四、根據(jù)所述輝光信號(hào)的強(qiáng)度與所述硬掩模層剩余量的關(guān)系來控制所述硬掩模層的最終形貌;
步驟五、利用所述最終形貌的硬掩模層作為阻擋層,并進(jìn)一步刻蝕去除剩余所述硬掩模層的同時(shí)調(diào)整所述接觸孔開口的形貌。
優(yōu)選地,步驟一中的所述半導(dǎo)體結(jié)構(gòu)包括:襯底、位于該襯底上多個(gè)相互間隔的多晶硅結(jié)構(gòu);所述多晶硅結(jié)構(gòu)頂部設(shè)有金屬化硅接觸層;覆蓋于所述襯底上表面、所述多晶硅結(jié)構(gòu)側(cè)壁以及所述金屬化硅接觸層頂部的氮氧化硅蓋帽層;覆蓋于所述氮氧化硅蓋帽層上的介質(zhì)膜氧化層。
優(yōu)選地,步驟二中還包括在所述硬掩模層上形成抗反射層。
優(yōu)選地,步驟三中刻蝕所述硬掩模層前,所述抗反射層被刻蝕。
優(yōu)選地,步驟三中刻蝕所述半導(dǎo)體結(jié)構(gòu)包括刻蝕所述介質(zhì)膜氧化層。
優(yōu)選地,步驟四中所述輝光信號(hào)的強(qiáng)度與所述硬掩模層剩余量的關(guān)系為:所述輝光信號(hào)的強(qiáng)度越弱,剩余所述硬掩模層的量越少。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司,未經(jīng)上海華力集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010104331.5/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





