[發明專利]一種基于FPGA的Alexnet前向網絡加速器

在審

• 申請號: 202010103416.1
• 申請日: 2020-02-20
• 公開（公告）號: CN111340206A
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 楊軍;田粉仙;李娟;孫欣欣;李克麗;梁穎
• 申請（專利權）人: 云南大學
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 陽佑虹

1.一種基于FPGA的Alexnet前向網絡加速器，其特征在于，包括：處理器(1)、外部存儲器(5)、緩沖器(4)、控制器(6)、AX14-Lite總線模塊(2)和AX14總線模塊(3)；所述AX14-Lite總線模塊(2)和AX14總線模塊(3)分別與處理器(1)連接；外部存儲器(5)、緩沖器(4)和處理器(1)分別與AX14總線模塊(3)連接；所述外部存儲器(5)用于存儲加速器運行或計算數據；緩沖器(4)用于存儲加速器計算的中間結果；控制器(6)用于對加速器的啟動、計算和時間測量的控制；AX14-Lite總線模塊(2)用于指令的傳輸；AX14總線模塊(3)用于數據的傳輸；處理器(1)用于實現加速。

2.如權利要求1所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述處理器(1)包括若干處理引擎(11)，每個處理引擎(11)分別連接卷積層或全連接層；所有的處理引擎(11)均以流水線的方式同時工作。

3.如權利要求2所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述處理引擎(11)數量為8個，并依次排列；其中5個處理引擎(11)分別連接5個卷積層，其余3個處理引擎(11)分別連接3個全連接層。

4.如權利要求2所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述處理引擎(11)用于優化卷積層、優化全連接層和流水線式的計算優化。

5.如權利要求4所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述優化卷積層是通過將卷積層的處理引擎(11)由一維處理單元擴展為二維處理單元；所述二維處理單元是由若干一維處理單元組成。

6.如權利要求5所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述一維單元由寄存器、累加器、乘法器以及多路復用器構成。

7.如權利要求4所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述優化全連接層是通過正常的訓練來學習連接，再進行剪枝；所述剪枝是刪除掉所有冗余參數的過程。

8.如權利要求4所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述流水線式的計算優化是將卷積層和全連接層的計算都轉化為矩陣乘計算，再通過使用分片的方法來完成矩陣乘的計算。

9.如權利要求1所述的基于FPGA的Alexnet前向網絡加速器，其特征在于，所述處理器(1)為FPGA芯片。