[發明專利]一種實現精準套刻的工藝方法

有效

• 申請號: 202010102702.6
• 申請日: 2020-02-19
• 公開（公告）號: CN111273524B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 朱繼光
• 申請（專利權）人: 聯合微電子中心有限責任公司
• 主分類號: G03F9/00
• 分類號: G03F9/00;H01L21/027
• 代理公司: 重慶中之信知識產權代理事務所(普通合伙) 50213
• 代理人: 羅慶

本發明提供了一種實現精準套刻的工藝方法，該工藝方法包括：將需要精確套刻的至少兩層光掩模進行邏輯運算，生成包含第一層和第二層所需圖形的合集光掩模、第一層擴展光掩模和第二層擴展光掩模；提供目標介質層及覆蓋其上的硬掩模層，利用半導體光刻工藝先將合集光掩模的圖形傳導到所述硬掩模層上，形成硬掩模圖形，再依次將第一層擴展光掩模和第二層擴展光掩模的圖形傳導到所述目標介質層上，形成第一層圖形和與之零套刻精度的第二層圖形。本發明提出的實現精準套刻的工藝方法，具有工藝簡單，能夠實現前后待對準層次的零誤差的套刻精度，為目前提出較高對準工藝要求的芯片研發和制造提供了非常大的實用價值。

技術領域

本發明涉及光刻技術領域，具體涉及一種實現精準套刻的工藝方法。

背景技術

集成電路制造工藝中不可避免地需要進行多次光刻步驟以得到滿足各種需求的芯片器件，因此會用到多張掩模版，經過多次曝光、顯影將掩模版的圖形轉移到對應硅片上。為了達到預設器件結構的設計、實現器件的功能，往往要求后一層結構與前面某一層進行精確對準。目前，采用最先進的光刻機，套刻精度可以控制在5nm以內。然而，在一些比較特殊的工藝中，因光刻設備能力有限以及對套刻精度要求極高，致使工藝能力達不到要求。比如硅光工藝中就要求脊形波導和條形波導零誤差對接，這在工藝上是做不到的，兩層的偏差越大，接頭處造成的器件性能(比如光損耗)下降就越多。因此，尋求高精準度套刻的工藝方法成為目前解決高性能器件研發和制作難題的有效途徑。

發明內容

針對現有技術中所存在的不足，本發明提供了一種實現精準套刻的工藝方法，用于解決目前工藝上對極高的套刻精度難以實現的問題。

為實現上述目的，本發明一方面采用了如下的技術方案：

一種實現精準套刻的工藝方法，包括：

將需要進行套刻的至少兩層光掩模進行邏輯運算，生成包含第一層和第二層所需圖形的合集光掩模，所述第一層和第二層分別在原圖形每邊擴展一定寬度，生成第一層擴展光掩模和第二層擴展光掩模；

提供目標介質層及覆蓋其上的硬掩模層，利用半導體光刻工藝先將合集光掩模的圖形傳導到所述硬掩模層上，形成硬掩模圖形，再依次將第一層擴展光掩模和第二層擴展光掩模的圖形傳導到所述目標介質層上，形成第一層圖形和與之零套刻精度的第二層圖形。

另一方面，本發明還提供了一種實現精準套刻的工藝生產線，包括上述實現精準套刻的工藝方法所使用的裝置：

光掩膜生成裝置，其用于將需要進行套刻的至少兩層光掩模進行邏輯運算，生成合集光掩模、第一層擴展光掩模和第二層擴展光掩模；

薄膜生長裝置，其用于提供套刻工藝所需的目標介質層和硬掩模層；

光刻機裝置，其用于將合集光掩模、第一層擴展光掩模和第二層擴展光掩模的圖形在硬掩模層和目標介質層上形成刻蝕窗口；

刻蝕裝置，其用于刻蝕硬掩模層和目標介質層形成硬掩模圖形、第一層圖形以及與第一層圖形零套刻精度的第二層圖形。

相比于現有技術，本發明具有如下有益效果：

本發明一種實現精準套刻的工藝方法，采用對至少兩層光刻圖形進行邏輯運算，得出新光刻層的處理方法，并運用一次曝光完成的硬掩模圖形和光刻膠組成共同阻擋區以刻蝕目標介質層的工藝方法，實現了前后待對準層次零誤差的套刻精度，為目前提出較高對準工藝要求的芯片研發和制造提供了非常大的實用價值。

本發明的其它優點、目標和特征將部分通過下面的說明體現，部分還將通過對本發明的研究和實踐而為本領域的技術人員所理解。

附圖說明

圖1a為本發明實施例的工藝方法中合集光掩模的俯視示意圖；

圖1b為本發明實施例的工藝方法中第一層擴展光掩模的俯視示意圖；