[發明專利]半導體器件及其制造方法

有效

• 申請號: 202010099798.5
• 申請日: 2020-02-18
• 公開（公告）號: CN111276456B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 翁文杰;王恒
• 申請（專利權）人: 合肥晶合集成電路有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/535;H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體器件的制造方法，其特征在于，包括：

提供一襯底，所述襯底上形成有介質層；

形成通孔于所述介質層中；

形成不完全固化的保護層于所述通孔中，且所述保護層將所述介質層掩埋在內；

采用溶劑去除部分厚度的所述保護層，以使得所述保護層的頂表面不超出所述介質層的頂表面，且形成不完全固化的所述保護層于所述通孔中以及采用所述溶劑去除部分厚度的所述保護層的步驟在同一個工藝站點的機臺上進行；

形成溝槽于部分厚度的所述介質層中，所述溝槽的底部與所述通孔連通，且剩余的所述保護層的高度不低于所述溝槽的底部下方的所述通孔的高度；以及，

去除剩余的所述保護層，以重新暴露出所述溝槽的底部下方的所述通孔。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述介質層與所述襯底之間還形成有刻蝕阻擋層；所述介質層包括自下向上依次形成的第一介質層、第一硬掩膜層、第二介質層和第二硬掩膜層；形成所述通孔于所述介質層中的步驟包括：依次對所述第二硬掩膜層、第二介質層、第一硬掩膜層和第一介質層進行刻蝕，并停止于部分厚度的所述刻蝕阻擋層中，以在所述介質層和部分厚度的所述刻蝕阻擋層中形成所述通孔。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，形成不完全固化的所述保護層于所述通孔中的步驟包括：首先，填充保護材料于所述通孔中，且所述保護材料將所述介質層掩埋在內；然后，對所述保護材料進行烘烤，使得所述保護材料部分固化，以形成不完全固化的所述保護層。

4.如權利要求3所述的半導體器件的制造方法，其特征在于，所述保護材料包括聚合物。

5.如權利要求4所述的半導體器件的制造方法，其特征在于，所述聚合物包括甲基丙烯酸樹脂、有機硅改性丙烯酸酯樹脂、環氧丙烯酸酯樹脂、聚氨酯丙烯酸酯樹脂、聚酯丙烯酸酯樹脂和聚醚丙烯酸酯樹脂中的至少一種。

6.如權利要求3所述的半導體器件的制造方法，其特征在于，所述烘烤的溫度為190℃±3℃。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，所述溶劑包括有機溶劑。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，所述有機溶劑包括丙二醇、乙二醇單乙醚、二甘醇單乙醚、乙二醇單乙醚乙酸酯、丙二醇甲醚和丙二醇甲醚醋酸酯中的至少一種。

9.如權利要求2所述的半導體器件的制造方法，其特征在于，形成所述溝槽于部分厚度的所述介質層中的步驟包括：依次對所述通孔側壁上的所述第二硬掩膜層、第二介質層和第一硬掩膜層以及填充在所述通孔中的部分厚度的所述保護層進行刻蝕，以在所述第二硬掩膜層、第二介質層和第一硬掩膜層中形成底部與所述通孔連通的所述溝槽，且所述保護層保護所述溝槽底部下方的所述通孔不被刻蝕。

10.如權利要求2所述的半導體器件的制造方法，其特征在于，去除剩余的所述保護層之后，還包括：

去除所述通孔底部的刻蝕阻擋層；以及，

填充導電材料于所述通孔和所述溝槽中，以形成導電互連結構。

11.如權利要求10所述的半導體器件的制造方法，其特征在于，所述襯底上具有層間介質層和形成于所述層間介質層中的金屬線，所述導電互連結構與所述金屬線電性連接。

12.一種半導體器件，其特征在于，采用如權利要求1至11中任一項所述的半導體器件的制造方法制造。