[發(fā)明專利]一種半導(dǎo)體功率器件結(jié)構(gòu)及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010096846.5
• 申請(qǐng)日: 2020-02-17
• 公開(kāi)（公告）號(hào): CN111146295A
• 公開(kāi)（公告）日: 2020-05-12
• 發(fā)明（設(shè)計(jì)）人: 孫閆濤;黃健;陳則瑞;顧昀浦;宋躍樺;吳平麗;樊君;張麗娜
• 申請(qǐng)（專利權(quán)）人: 捷捷微電（上海）科技有限公司
• 主分類號(hào): H01L29/872
• 分類號(hào): H01L29/872;H01L21/329
• 代理公司: 深圳市創(chuàng)富知識(shí)產(chǎn)權(quán)代理有限公司 44367
• 代理人: 曾敬

1.一種半導(dǎo)體功率器件結(jié)構(gòu)，包括有源區(qū)，所述有源區(qū)內(nèi)包括若干個(gè)相互并聯(lián)的器件元胞單元，所述器件元胞單元包括第一導(dǎo)電類型的襯底及位于所述襯底上的第一導(dǎo)電類型的外延層，所述外延層內(nèi)設(shè)置有溝槽，所述溝槽從所述外延層表面延伸至其內(nèi)部，所述外延層的表面還設(shè)置有第二導(dǎo)電類型的第一摻雜區(qū)以及位于所述第一摻雜區(qū)表面的第一導(dǎo)電類型的第二摻雜區(qū)，所述第一摻雜區(qū)和第二摻雜區(qū)分別與所述溝槽的外側(cè)壁接觸，其特征在于：

所述溝槽的內(nèi)側(cè)壁和底壁設(shè)置有多層絕緣結(jié)構(gòu)，所述多層絕緣結(jié)構(gòu)包括朝向所述溝槽內(nèi)部依次設(shè)置的柵氧化層、電荷儲(chǔ)存介質(zhì)層和阻擋氧化層，所述電荷儲(chǔ)存介質(zhì)層為絕緣層，所述阻擋氧化層以內(nèi)的所述溝槽中填充有多晶硅。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體功率器件結(jié)構(gòu)，其特征在于，所述溝槽下方的所述外延層內(nèi)還設(shè)置有第二導(dǎo)電類型的第三摻雜區(qū)，所述多晶硅底部與所述溝槽底壁之間不設(shè)置所述多層絕緣結(jié)構(gòu)，所述多晶硅底部與所述第三摻雜區(qū)接觸。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體功率器件結(jié)構(gòu)，其特征在于，還包括覆蓋在所述外延層表面的第一金屬層，所述第一金屬層連接所述多晶硅、第二摻雜區(qū)和位于溝槽內(nèi)側(cè)壁的多層絕緣結(jié)構(gòu)，所述第一金屬層與所述第二摻雜區(qū)歐姆接觸。

4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體功率器件結(jié)構(gòu)，其特征在于，還包括覆蓋在所述襯底表面的第二金屬層，所述第二金屬層與所述襯底歐姆接觸。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體功率器件結(jié)構(gòu)的制造方法，其特征在于，包括如下步驟：

步驟一、提供具有第一導(dǎo)電類型的襯底，在所述襯底上形成第一導(dǎo)電類型的外延層；

步驟二、選擇性地掩蔽和刻蝕所述外延層，以在所述外延層的正面得到溝槽；

步驟三、在所述溝槽內(nèi)依次生長(zhǎng)柵氧化層、電荷儲(chǔ)存介質(zhì)層和阻擋氧化層，以在所述溝槽的內(nèi)側(cè)壁和底壁形成多層絕緣結(jié)構(gòu)，所述電荷儲(chǔ)存介質(zhì)層為絕緣層；

步驟四、刻蝕位于所述溝槽內(nèi)側(cè)壁的多層絕緣結(jié)構(gòu)的頂端，以使所述電荷儲(chǔ)存介質(zhì)層外露；

步驟五、在所述多層絕緣結(jié)構(gòu)以內(nèi)的所述溝槽內(nèi)填充多晶硅，并對(duì)所述多晶硅進(jìn)行回刻；

步驟六、在所述外延層表面進(jìn)行第二導(dǎo)電類型雜質(zhì)離子的注入與退火工藝，以形成第一摻雜區(qū)，所述第一摻雜區(qū)與所述溝槽的外側(cè)壁接觸；

步驟七、在所述第一摻雜區(qū)表面進(jìn)行第一導(dǎo)電類型雜質(zhì)離子的注入與退火工藝，以形成第二摻雜區(qū)，所述第二摻雜區(qū)與所述溝槽的外側(cè)壁接觸。

6.根據(jù)權(quán)利要求5所述的制造方法，其特征在于，步驟四和步驟五的順序調(diào)換。

7.根據(jù)權(quán)利要求2所述的半導(dǎo)體功率器件結(jié)構(gòu)的制造方法，其特征在于，包括如下步驟：

步驟一、提供具有第一導(dǎo)電類型的襯底，在所述襯底上形成第一導(dǎo)電類型的外延層；

步驟二、選擇性地掩蔽和刻蝕所述外延層，以在所述外延層的正面得到溝槽；

步驟三、在所述溝槽內(nèi)依次生長(zhǎng)柵氧化層、電荷儲(chǔ)存介質(zhì)層和阻擋氧化層，以在所述溝槽的內(nèi)側(cè)壁和底壁形成多層絕緣結(jié)構(gòu)，所述電荷儲(chǔ)存介質(zhì)層為絕緣層；

步驟四、在所述溝槽底部進(jìn)行第二導(dǎo)電類型雜質(zhì)離子的注入與退火工藝，以形成第三摻雜區(qū)，所述第三摻雜區(qū)與所述溝槽的底部接觸；

步驟五、刻蝕位于所述溝槽內(nèi)側(cè)壁的多層絕緣結(jié)構(gòu)的頂端，以使所述電荷儲(chǔ)存介質(zhì)層外露，以及刻蝕位于所述溝槽底部的多層絕緣結(jié)構(gòu)，以使所述溝槽底壁外露；

步驟六、在所述多層絕緣結(jié)構(gòu)以內(nèi)的所述溝槽內(nèi)填充多晶硅，并對(duì)所述多晶硅進(jìn)行回刻，以使所述多晶硅底部與所述第三摻雜區(qū)接觸；

步驟七、在所述外延層表面進(jìn)行第二導(dǎo)電類型雜質(zhì)離子的注入與退火工藝，以形成第一摻雜區(qū)，所述第一摻雜區(qū)與所述溝槽的外側(cè)壁接觸；

步驟八、在所述第一摻雜區(qū)表面進(jìn)行第一導(dǎo)電類型雜質(zhì)離子的注入與退火工藝，以形成第二摻雜區(qū)，所述第二摻雜區(qū)與所述溝槽的外側(cè)壁接觸。