[發明專利]一種卷積神經網絡加速方法、系統、終端及存儲介質在審
| 申請號： | 202010094798.6 | 申請日： | 2020-02-16 |
| 公開（公告）號： | CN111340185A | 公開（公告）日： | 2020-06-26 |
| 發明（設計）人： | 鄒曉峰;李拓;劉同強;周玉龍;王朝輝;李仁剛 | 申請（專利權）人： | 蘇州浪潮智能科技有限公司 |
| 主分類號： | G06N3/04 | 分類號： | G06N3/04;G06N3/063 |
| 代理公司： | 濟南舜源專利事務所有限公司 37205 | 代理人： | 張營磊 |
| 地址： | 215100 江蘇省蘇州市吳*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 卷積 神經網絡 加速 方法 系統 終端 存儲 介質 | ||
本發明提供一種卷積神經網絡加速方法、系統、終端及存儲介質，所述方法包括：利用源碼生成器生成RISC?V處理器軟核；通過設置所述RISC?V處理器軟核的擴展DMA、內存控制器和分布式內存模塊構建RISC?V單核；利用所述RISC?V單核構造預設規格的眾核加速陣列；將所述眾核加速陣列接入卷積神經網絡系統，所述卷積神經網絡系統包括主處理器和卷積神經網絡硬件。本發明能夠大大提高計算過程中的訪存帶寬，降低訪存延遲的同時，也會提高卷積神經網絡的計算性能，實現卷積神經網絡的計算加速。
技術領域
本發明涉及卷積神經網絡技術領域，具體涉及一種卷積神經網絡加速方法、系統、終端及存儲介質。
背景技術
隨著大數據時代的到來，海量數據隨著計算機性能的提高呈現指數級的爆發式增長，以卷積神經網絡為代表的各類深度學習算法得到了廣泛應用。然而，基于神經網絡層次式和卷積計算結構，帶來的巨大計算量和參數越來越成為卷積神經網絡的性能瓶頸，特別是大量的參數存儲和訪存延遲成為了計算瓶頸。
發明內容
針對現有技術的上述不足，本發明提供一種卷積神經網絡加速方法、系統、終端及存儲介質，以解決上述技術問題。
第一方面，本發明提供一種卷積神經網絡加速方法，包括：
利用源碼生成器生成RISC-V處理器軟核；
通過設置所述RISC-V處理器軟核的擴展DMA、內存控制器和分布式內存模塊構建RISC-V單核；
利用所述RISC-V單核構造預設規格的眾核加速陣列；
將所述眾核加速陣列接入卷積神經網絡系統，所述卷積神經網絡系統包括主處理器和卷積神經網絡硬件。
進一步的，所述利用源碼生成器生成RISC-V處理器軟核，包括：
利用開源的RISC-V RocketChip生成器通過內核生成參數配置；
根據所述參數配置生成RISC-V 32位處理器的軟核RTL源碼。
進一步的，所述通過設置所述RISC-V處理器軟核的擴展DMA、內存控制器和分布式內存模塊構建RISC-V單核，包括：
基于所述RISC-V處理器軟核的AXI總線接口擴展直接內存存取模塊、內存控制器和分布式內存模塊，所述直接內存存取模塊連接卷積神經網絡硬件。
進一步的，所述利用RISC-V單核構造預設規格的眾核加速陣列，包括：
根據卷積神經網絡的計算量需求設置眾核加速陣列的RISC-V單核數量；
構建設置數量的RISC-V單核組成眾核加速陣列。
進一步的，所述方法還包括：
利用開源的RISC-V工具鏈生成64位RISC-V雙核處理器；
向所述RISC-V雙核處理器添加直接內存存取模塊和內存設備；
利用RISC-V生態中開源固件和Linux系統，配置雙核RISC-V系統；
在所述雙核RISC-V系統設置RoCC轉換接口。
進一步的，所述在雙核RISC-V系統設置RoCC轉換接口，包括：
利用開源的RISC-V工具鏈生成RoCC轉換接口；
利用所述RoCC轉換接口分別連接眾核加速陣列和卷積神經網絡硬件。
第二方面，本發明提供一種卷積神經網絡加速系統，包括：
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于蘇州浪潮智能科技有限公司，未經蘇州浪潮智能科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010094798.6/2.html，轉載請聲明來源鉆瓜專利網。
