[發明專利]一種循環移位網絡控制方法、系統、存儲介質、譯碼器在審
| 申請號: | 202010094680.3 | 申請日: | 2020-02-16 |
| 公開(公告)號: | CN111404555A | 公開(公告)日: | 2020-07-10 |
| 發明(設計)人: | 劉剛;楊慶鑫;史斯豪;鄧建勛;高明 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | H03M13/11 | 分類號: | H03M13/11 |
| 代理公司: | 西安長和專利代理有限公司 61227 | 代理人: | 黃偉洪 |
| 地址: | 710071 陜西省*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 循環 移位 網絡 控制 方法 系統 存儲 介質 譯碼器 | ||
1.一種循環移位網絡控制方法,其特征在于,所述循環移位網絡控制方法包括以下步驟:
第一步,根據收到的移位控制信號將并行輸入數據進行分組處理,并將分組后的結果送入QSN模塊;
第二步,根據接收到的移位控制信號產生控制信號控制QSN模塊和Banyan模塊工作;
第三步,根據收到的控制信號將輸入分組模塊送入的并行數據進行第一次循環移位,并將結果送入Banyan模塊;
第四步,根據收到的控制信號將QSN模塊送入的并行數據進行第二次循環移位,在移位同時將并行數據進行解分組完成整個循環移位操作。
2.如權利要求1所述的循環移位網絡控制方法,其特征在于,所述循環移位網絡控制方法的本循環移位網絡并行輸入為In0~In255,移位控制信號為seg_flag、a_flag、Z、shift0~shift15,輸出信號為Out0~Out255。
3.如權利要求2所述的循環移位網絡控制方法,其特征在于,進一步包括:
當Z≤16時,每16個輸入前Z個為有效輸入,前16個輸入中In0~In(Z-1)為有效輸入,InZ~In15為無效輸入;seg_flag為0,輸入不需要分組,移位控制信號shift0~shift15全部有效;
當16<Z≤32時,每32個輸入前Z個為有效輸入,前32個輸入中In0~In(Z-1)為有效輸入,InZ~In31為無效輸入,seg_flag為1,輸入需要分2組,移位控制信號shift0~shift7有效;
當32<Z≤64時,每64個輸入前Z個為有效輸入,前64個輸入中In0~In(Z-1)為有效輸入,InZ~In63為無效輸入,seg_flag為2,輸入需要分4組,移位控制信號shift0~shift3有效;
當64<Z≤128時,每128個輸入前Z個為有效輸入,前128個輸入中In0~In(Z-1)為有效輸入,InZ~In127為無效輸入,seg_flag為3,輸入需要分8組,移位控制信號shift0~shift1有效;
當128<Z≤256時,256個輸入前Z個為有效輸入,seg_flag為4,輸入需要分16組,移位控制信號shift0有效。
4.如權利要求1所述的循環移位網絡控制方法,其特征在于,所述循環移位網絡控制方法根據seg_flag、a_flag、Z、shift0~shift15產生QSN模塊的控制信號,完成第一次循環移位;并確定Banyan模塊需要使用的Banyanswitch來完成第二次循環移位,在完成第二次循環移位的同時,將分組的數據合并起來,完成解分組。
5.一種接收用戶輸入程序存儲介質,其特征在于,所存儲的計算機程序使電子設備執行包括下列步驟:
第一步,根據收到的移位控制信號將并行輸入數據進行分組處理;
第二步,根據接收到的移位控制信號產生控制信號;
第三步,根據收到的控制信號將并行數據進行第一次循環移位;
第四步,根據收到的控制信號將送入的并行數據進行第二次循環移位,在移位同時將并行數據進行解分組完成整個循環移位操作。
6.一種存儲在計算機可讀介質上的計算機程序產品,其特征在于,包括計算機可讀程序,供于電子裝置上執行時,提供用戶輸入接口以實施如權利要求1~6任意一項所述的循環移位網絡控制方法。
7.一種實施權利要求1~4任意一項所述循環移位網絡控制方法的循環移位網絡控制系統,其特征在于,所述循環移位網絡控制系統包括:
輸入分組模塊,根據收到的移位控制信號將并行輸入數據進行分組處理,并將分組后的結果送入QSN模塊;
控制模塊,根據接收到的移位控制信號產生控制信號控制QSN模塊和Banyan模塊工作;
QSN模塊,根據收到的控制信號將輸入分組模塊送入的并行數據進行第一次循環移位,并將結果送入Banyan模塊;
Banyan模塊,根據收到的控制信號將QSN模塊送入的并行數據進行第二次循環移位,在移位同時將并行數據進行解分組完成整個循環移位操作。
8.一種搭載權利要求7所述循環移位網絡控制系統的譯碼器,其特征在于,所述譯碼器為5G LDPC譯碼器;
所述5G LDPC譯碼器在46×68大小的基矩陣下,需要13677個時鐘完成譯碼,吞吐量為:
在42×52大小的基矩陣下,需要10659個時鐘完成譯碼,吞吐量為:
吞吐量單位為:Mbit/s。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010094680.3/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種延時開關
- 下一篇:基于變步長迭代的大規模MIMO檢測方法、系統及應用
- 同類專利
- 專利分類





