[發明專利]具有頻率加倍邏輯的相頻檢測器

在審

• 申請號: 202010091947.3
• 申請日: 2020-02-13
• 公開（公告）號: CN111614351A
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 塞巴斯蒂安·達爾弗耶
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種設備，所述設備包括：

校正和信號驅動電路，所述校正和信號驅動電路被配置并布置成就相位和頻率中的至少一個、相對于具有互補差分信號分量的參考信號且響應于方向指示信號生成和校正輸出信號，其中所述輸出信號具有響應于所述參考信號而交替的邏輯狀態，用于表征所述頻率和相位；

相頻檢測電路，所述相頻檢測電路包括邏輯電路系統，所述邏輯電路系統被配置并布置成通過根據內部時鐘信號已上升和下降的每個所述邏輯狀態來生成和更新所述方向指示信號，以此響應所述參考信號和反饋信號；以及

反饋電路，所述反饋電路被配置并布置成響應于所述輸出信號而生成所述反饋信號。

2.根據權利要求1所述的設備，另外包括信號轉換電路，所述信號轉換電路被配置并布置成生成所述參考信號的所述互補差分信號分量，并且其中所述反饋電路包括可編程分頻器。

3.根據權利要求1所述的設備，其中所述相頻檢測電路另外被配置并布置成響應于所述內部時鐘信號下降或上升的每個邊沿來更新所述方向指示信號。

4.根據權利要求1所述的設備，其中所述邏輯電路系統包括多個觸發器電路，所述多個觸發器電路被配置成觸發或響應于以下之一：所述內部時鐘信號的上升沿或下降沿。

5.根據權利要求1所述的設備，其中所述邏輯電路系統包括多個觸發器電路，并且其中所述觸發器電路中的每一個被實現為多個組合邏輯塊。

6.根據權利要求1所述的設備，其中所述邏輯電路系統包括多個觸發器電路，并且其中所述觸發器電路中的每一個被實現為D觸發器。

7.根據權利要求1所述的設備，其中所述邏輯電路系統包括多個觸發器電路，所述觸發器電路中的每一個使用以下各項來實現：離散的基于CMOS的晶體管、雙極晶體管和電阻器，或基于CMOS的晶體管以及雙極晶體管和電阻器的組合。

8.根據權利要求1所述的設備，其中所述校正和信號驅動電路、所述相頻檢測電路和所述反饋電路被共同地配置和布置為頻率合成器。

9.根據權利要求1所述的設備，其中所述校正和信號驅動電路以及所述相頻檢測電路被共同地配置和布置成通過檢測所述參考信號是滯后還是領先于所述輸出信號并作為響應提供所述方向指示信號來提供相位檢測和校正。

10.一種方法，所述方法包括：

響應于方向指示信號，就相位和頻率中的至少一個、相對于具有互補差分信號分量的參考信號校正輸出信號，其中所述輸出信號具有響應于所述參考信號而交替的邏輯狀態，用于表征所述頻率和相位；

使用邏輯電路系統，所述邏輯電路系統被配置并布置為相頻檢測電路的一部分，以通過根據內部時鐘信號已上升和下降的每個所述邏輯狀態來生成和更新所述方向指示信號，以此響應所述參考信號和反饋信號；以及

經由反饋電路耦合所述輸出信號以提供所述反饋信號。