[發(fā)明專利]控制器、存儲(chǔ)器系統(tǒng)及其操作方法

有效

• 申請?zhí)枺?/td>: 202010089977.0
• 申請日: 2020-02-13
• 公開（公告）號(hào): CN111625475B
• 公開（公告）日: 2023-03-21
• 發(fā)明（設(shè)計(jì)）人: 金到訓(xùn)
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G06F12/02
• 分類號(hào): G06F12/02;G06F12/0802;G06F3/06
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;崔卿虎

1.一種控制非易失性存儲(chǔ)器裝置的控制器，所述控制器包括：

第一存儲(chǔ)器模塊，被配置為存儲(chǔ)具有由編碼操作生成的奇偶校驗(yàn)的多條映射數(shù)據(jù)；

第二存儲(chǔ)器模塊，被配置為包括對從所述非易失性存儲(chǔ)器裝置讀取的所述多條映射數(shù)據(jù)執(zhí)行所述編碼操作的存儲(chǔ)器錯(cuò)誤校正碼引擎，向所述第一存儲(chǔ)器模塊發(fā)送具有所述奇偶校驗(yàn)的所述多條映射數(shù)據(jù)，從所述第一存儲(chǔ)器模塊接收所述多條映射數(shù)據(jù)中的至少一條映射數(shù)據(jù)，并且存儲(chǔ)所述至少一條映射數(shù)據(jù)；以及

處理器，被配置為從主機(jī)接收讀取請求，從所述第一存儲(chǔ)器模塊獲得與所述讀取請求對應(yīng)的目標(biāo)映射數(shù)據(jù)，向所述第二存儲(chǔ)器模塊發(fā)送所述目標(biāo)映射數(shù)據(jù)，以及使用由先進(jìn)可擴(kuò)展接口(AXI)協(xié)議定義的可用位發(fā)送信號(hào)，所述信號(hào)包括關(guān)于所述目標(biāo)映射數(shù)據(jù)是否具有局部性的信息，

其中所述第二存儲(chǔ)器模塊根據(jù)所述信息高速緩存所述目標(biāo)映射數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的控制器，其中當(dāng)所述目標(biāo)映射數(shù)據(jù)具有時(shí)間局部性和空間局部性中的至少一種時(shí)，所述第二存儲(chǔ)器模塊高速緩存所述目標(biāo)映射數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的控制器，其中所述第二存儲(chǔ)器模塊在元數(shù)據(jù)寫操作中不高速緩存從所述第一存儲(chǔ)器模塊接收的所述目標(biāo)映射數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的控制器，其中所述第一存儲(chǔ)器模塊是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)模塊，并且所述第二存儲(chǔ)器模塊是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)模塊。

5.一種用于控制器的操作方法，所述控制器控制非易失性存儲(chǔ)器裝置，所述方法包括：

由在所述控制器中包括的第二存儲(chǔ)器模塊中包括的存儲(chǔ)器錯(cuò)誤校正碼引擎對對從所述非易失性存儲(chǔ)器裝置讀取的多條映射數(shù)據(jù)執(zhí)行編碼操作；

從所述第二存儲(chǔ)器模塊向在所述控制器中包括的第一存儲(chǔ)器模塊發(fā)送具有奇偶校驗(yàn)的所述多條映射數(shù)據(jù)；

在所述第一存儲(chǔ)器模塊中存儲(chǔ)具有所述奇偶校驗(yàn)的所述多條映射數(shù)據(jù)；

在所述第二存儲(chǔ)器模塊中存儲(chǔ)所述多條映射數(shù)據(jù)中的從所述第一存儲(chǔ)器模塊接收的至少一條映射數(shù)據(jù)；

在所述控制器的處理器處從主機(jī)接收讀取請求；

在所述處理器處從所述第一存儲(chǔ)器模塊獲得所述多條映射數(shù)據(jù)中的與所述讀取請求對應(yīng)的目標(biāo)映射數(shù)據(jù)；

從所述處理器向所述第二存儲(chǔ)器模塊發(fā)送所述目標(biāo)映射數(shù)據(jù)；

使用由先進(jìn)可擴(kuò)展接口(AXI)協(xié)議定義的可用位從所述處理器向所述第二存儲(chǔ)器模塊發(fā)送信號(hào)，所述信號(hào)包括關(guān)于所述目標(biāo)映射數(shù)據(jù)是否具有局部性的信息；以及

根據(jù)所述信息將所述目標(biāo)映射數(shù)據(jù)高速緩存在所述第二存儲(chǔ)器模塊中。

6.根據(jù)權(quán)利要求5所述的方法，其中所述高速緩存包括：當(dāng)所述目標(biāo)映射數(shù)據(jù)具有時(shí)間局部性和空間局部性中的任何一種時(shí)，高速緩存所述目標(biāo)映射數(shù)據(jù)。

7.根據(jù)權(quán)利要求5所述的方法，其中所述第二存儲(chǔ)器模塊在元數(shù)據(jù)寫操作中不高速緩存從所述第一存儲(chǔ)器模塊接收的所述目標(biāo)映射數(shù)據(jù)。

8.根據(jù)權(quán)利要求5所述的方法，其中所述第一存儲(chǔ)器模塊是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)模塊，并且所述第二存儲(chǔ)器模塊是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)模塊。