[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202010089113.9
• 申請日: 2020-02-12
• 公開（公告）號: CN112117278A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 中木寬
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體存儲裝置，具備：

多個第1配線層，在第1方向上積層；

第1存儲器柱，包含有在所述多個第1配線層的內部沿著所述第1方向延伸的第1半導體層；

第2配線層，配置在所述第1半導體層的上端的上方；

第2半導體層，具有配置在所述第1半導體層與所述第2配線層之間的第1部分、及在所述第1半導體層的上方延伸的第2部分；以及

第1絕緣層，配置在所述第1部分與所述第2配線層之間、以及所述第2部分與所述第2配線層之間。

2.根據權利要求1所述的半導體存儲裝置，其中

所述第2半導體層及所述第1絕緣層具有曲柄形狀。

3.根據權利要求1或2所述的半導體存儲裝置，其還具備行解碼器模塊，

所述行解碼器模塊連接有所述多個第1配線層及所述第2配線層。

4.根據權利要求1或2所述的半導體存儲裝置，其中

所述第1存儲器柱包含電荷儲存層。

5.根據權利要求1或2所述的半導體存儲裝置，其還具備：

第2存儲器柱，包含有在所述多個第1配線層的內部沿著所述第1方向延伸的第3半導體層；

第3配線層，配置在所述第3半導體層的上端的上方；

第4半導體層，具有配置在所述第3半導體層與所述第3配線層之間的第3部分、及在所述第3半導體層的上方延伸的第4部分；以及

第2絕緣層，配置在所述第3部分與所述第3配線層之間、以及所述第4部分與所述第3配線層之間。

6.根據權利要求5所述的半導體存儲裝置，其還具備第1導電體，

所述第1導電體連接于所述第2半導體層及所述第4半導體層。

7.根據權利要求1或2所述的半導體存儲裝置，其還具備：

第4配線層，與所述第2配線層相鄰配置，且配置在所述第1半導體層的上端的上方；

第5半導體層，具有配置在所述第1半導體層與所述第4配線層之間的第5部分、及在所述第1半導體層的上方延伸的第6部分；

第3絕緣層，配置在所述第5部分與所述第4配線層之間、以及所述第6部分與所述第4配線層之間；以及

第2導電體，連接于所述第2半導體層及所述第5半導體層。

8.一種半導體存儲裝置的制造方法，具備如下步驟：

形成存儲器柱，所述存儲器柱包含有在第1方向上延伸的第1半導體層；

在所述存儲器柱上形成第1絕緣層；

對所述第1絕緣層進行加工，形成在與所述第1方向交叉的第2方向上延伸且所述存儲器柱的上部露出的槽圖案；

在露出的所述第1半導體層上形成第2半導體層；

在所述第2半導體層上形成第2絕緣層；

去除所述第2絕緣層的一部分，將所述第2半導體層氧化；以及

在所述槽圖案內形成配線層。

9.根據權利要求8所述的半導體存儲裝置的制造方法，其中

所述第2半導體層具有配置在所述第1半導體層與所述配線層之間的第1部分、及在所述第1半導體層的上方延伸的第2部分，

所述第2絕緣層配置在所述第1部分與所述配線層之間、以及所述第2部分與所述配線層之間。