[發明專利]內存管理方法及存儲控制器

有效

• 申請號: 202010084465.5
• 申請日: 2020-02-10
• 公開（公告）號: CN113094302B
• 公開（公告）日: 2023-02-28
• 發明（設計）人: 王全人
• 申請（專利權）人: 點序科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F3/06
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;劉芳

本公開提出一種內存管理方法及存儲控制器。內存管理方法適用于存儲控制器。存儲控制器耦接到主機及閃存。存儲控制器包括內存及排程模塊。內存管理方法包括：通過內存從主機接收第一操作序列及第二操作序列，其中第一操作序列及第二操作序列分別對應閃存的第一晶粒及第二晶粒，且第一操作序列及第二操作序列各包括操作碼運行時間間隔及接續在操作碼運行時間間隔之后的閃存忙碌時間間隔；以及通過排程模塊依序選取第一操作序列及第二操作序列來執行，其中第二操作序列的操作碼運行時間間隔與第一操作序列的閃存忙碌時間間隔重疊。

技術領域

本公開涉及一種內存管理方法及存儲控制器，尤其涉及一種增進閃存執行效能的內存管理方法及存儲控制器。

背景技術

閃存會提供一些操作序列(operation sequence)，例如區塊抹除、頁面程序化、頁面讀取等，來達成數據存取目的。操作序列是經由對閃存接口所下達的命令、地址和/或數據所組合而成。某些操作會包括一段忙碌時間使閃存內部來正確完成指令。當閃存的存儲控制器對多個閃存的多個晶粒(die)進行存取操作時必須等待數次的忙碌時間，這會降低閃存的執行效能。因此，如何增進對閃存的多個晶粒存取的執行效能是本領域技術人員應致力的目標。

發明內容

有鑒于此，本公開提供一種內存管理方法及存儲控制器，增進對閃存的多個晶粒存取的執行效能。

本公開提出一種內存管理方法，適用于存儲控制器。存儲控制器耦接到主機及閃存。存儲控制器包括內存及排程模塊。內存管理方法包括：通過內存從主機接收第一操作序列及第二操作序列，其中第一操作序列及第二操作序列分別對應閃存的第一晶粒及第二晶粒，且第一操作序列及第二操作序列各包括操作碼運行時間間隔及接續在操作碼運行時間間隔之后的閃存忙碌時間間隔；以及通過排程模塊依序選取第一操作序列及第二操作序列來執行，其中第二操作序列的操作碼運行時間間隔與第一操作序列的閃存忙碌時間間隔重疊。

本公開提出一種存儲控制器，包括內存；以及排程模塊，耦接到內存。內存從主機接收第一操作序列及第二操作序列，其中第一操作序列及第二操作序列分別對應閃存的第一晶粒及第二晶粒，且第一操作序列及第二操作序列各包括操作碼運行時間間隔及接續在操作碼運行時間間隔之后的閃存忙碌時間間隔。排程模塊依序選取第一操作序列及第二操作序列來執行，其中第二操作序列的操作碼運行時間間隔與第一操作序列的閃存忙碌時間間隔重疊。

基于上述，本公開的內存管理方法及存儲控制器在存儲控制器的內存從主機接收對應不同晶粒的操作序列時，可以依序執行對應不同晶粒的操作序列使后執行的操作序列的操作碼運行時間間隔與先執行的操作序列的閃存忙碌時間間隔重疊。如此一來，就能穿插執行對應不同晶粒的操作序列而不需要等到一個操作序列的閃存忙碌時間間隔結束之后才進行另一操作序列的操作碼運行時間間隔，因此可增進對閃存的多個晶粒存取的執行效能。

為讓本公開的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。

附圖說明

包含附圖以便進一步理解本公開，且附圖并入本說明書中并構成本說明書的一部分。附圖說明本公開的實施例，并與描述一起用于解釋本公開的原理。

圖1為根據本公開一實施例的存儲控制器的方塊圖；

圖2為根據本公開一實施例的存儲控制器的內存的示意圖；

圖3為根據本公開一實施例的區塊抹除操作序列的示意圖；

圖4為根據本公開一實施例的頁面寫入操作序列的示意圖；

圖5A為根據本公開一實施例未交錯執行操作序列來進行多個晶粒讀取操作的示意圖；

圖5B為根據本公開一實施例交錯執行操作序列來進行多個晶粒讀取操作的示意圖；

圖6為根據本公開一實施例交錯執行操作序列來進行多個晶粒程序化操作的示意圖。