[發(fā)明專利]處理器芯片及其控制方法

在審

• 申請?zhí)枺?/td>: 202010081495.0
• 申請日: 2020-02-06
• 公開（公告）號: CN112396168A
• 公開（公告）日: 2021-02-23
• 發(fā)明（設計）人: 太龍旻;趙仁相;李元宰;黃贊榮
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06N3/06
• 分類號: G06N3/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周祺

公開了一種配置為執(zhí)行神經(jīng)網(wǎng)絡處理的處理器芯片。處理器芯片包括存儲器、第一處理器、第二處理器和第三處理器，其中第一處理器被配置為對存儲在存儲器中的數(shù)據(jù)執(zhí)行神經(jīng)網(wǎng)絡處理，第二處理器被配置為向第一處理器和第三處理器發(fā)送控制信號以使第一處理器和第三處理器執(zhí)行操作。

相關申請的交叉引用

本申請基于并要求于2019年8月13日在韓國知識產(chǎn)權局遞交的韓國專利申請No.10-2019-0099124的優(yōu)先權，其全部公開內(nèi)容通過引用合并于本文。

技術領域

本公開涉及一種處理器芯片及其控制方法，例如，涉及一種執(zhí)行神經(jīng)網(wǎng)絡處理的處理器芯片及其控制方法。

背景技術

近來，正在開發(fā)使用諸如深度學習的神經(jīng)網(wǎng)絡技術提供各種體驗的電子裝置。具體地，正在使用神經(jīng)網(wǎng)絡技術來改善分割、超分辨率、HDR等的性能。

在電子裝置中使用神經(jīng)網(wǎng)絡技術改善圖像質量的技術可以首先通過數(shù)字電路設計(例如寄存器轉換級(RTL))以硬件實現(xiàn)，或者使用諸如神經(jīng)處理單元(NPU)的處理器以軟件實現(xiàn)。

綜上所述，使用處理器的方法包括使用各種類型的處理器，諸如中央處理單元(CPU)、數(shù)字信號處理器(DSP)、圖形處理單元(GPU)、NPU等。特別地，由于專用的加速器，NPU可以專門用于神經(jīng)網(wǎng)絡處理并可以快速輸出結果，并且與其他類型的處理器相比，NPU在執(zhí)行神經(jīng)網(wǎng)絡處理時的性能和效率更高。

NPU通常需要由CPU進行控制，并且特別地，由CPU接收輸入數(shù)據(jù)和要應用于輸入數(shù)據(jù)的人工智能模型信息。具體地，如圖1所示，CPU初始化NPU，并且將輸入數(shù)據(jù)和存儲在存儲器中的人工智能模型信息提供給NPU，并且操作(觸發(fā))NPU。

然而，基于使用內(nèi)容作為輸入數(shù)據(jù)的電子裝置，CPU不能直接訪問原始內(nèi)容以確保內(nèi)容的安全性。

作為繞過上述操作的方法，可以采用諸如使用將安全區(qū)域(信任區(qū)域)中的原始內(nèi)容復制到公共區(qū)域或訪問降頻內(nèi)容的模塊的方法。在這種情況下，可能出現(xiàn)諸如存儲器過度使用、操作時間延遲、內(nèi)容質量下降等問題。

另外，基于電子裝置中執(zhí)行各種操作的CPU，如果在每個幀單元處設置NPU控制，則CPU可能過載。即，基于所使用的CPU，實時執(zhí)行可能很困難。

如上所述，基于控制NPU的電子裝置的CPU，可能出現(xiàn)各種問題。

發(fā)明內(nèi)容

本公開的實施例解決了上述必要性，并且提供了用于更有效地控制神經(jīng)處理單元(NPU)的處理器芯片及其控制方法。

根據(jù)本公開的示例實施例，一種配置為執(zhí)行神經(jīng)網(wǎng)絡處理的處理器芯片，包括：存儲器；第一處理器，被配置為對存儲在存儲器中的數(shù)據(jù)執(zhí)行神經(jīng)網(wǎng)絡處理；第二處理器；以及第三處理器，其中，第二處理器被配置為向第一處理器和第三處理器發(fā)送控制信號，以使第一處理器和第三處理器執(zhí)行操作。

此外，第二處理器可以被配置為：向第三處理器發(fā)送開始信號，以使第三處理器向第一處理器提供與存儲在存儲器中的輸入內(nèi)容有關的信息，并且向第一處理器發(fā)送初始化信號，以使第一處理器基于第三處理器提供的與輸入內(nèi)容有關的信息和存儲在存儲器中的人工智能模型信息，對輸入內(nèi)容執(zhí)行神經(jīng)網(wǎng)絡處理。

此外，存儲器可以被配置為包括：第二處理器不能訪問的安全區(qū)域、以及第二處理器能訪問的非安全區(qū)域，其中，第二處理器被配置為：向第三處理器發(fā)送開始信號，以使第三處理器通過訪問安全區(qū)域來識別輸入內(nèi)容的地址信息，并且向第一處理器提供輸入內(nèi)容的地址信息，以及向第一處理器發(fā)送初始化信號，以使第一處理器基于第三處理器提供的輸入內(nèi)容的地址信息和存儲在非安全區(qū)域中的人工智能模型信息，對輸入內(nèi)容執(zhí)行神經(jīng)網(wǎng)絡處理。