[發(fā)明專利]半導(dǎo)體器件及其制作方法、集成電路、電子設(shè)備和芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 202010080836.2
• 申請(qǐng)日: 2020-02-05
• 公開（公告）號(hào): CN111244184A
• 公開（公告）日: 2020-06-05
• 發(fā)明（設(shè)計(jì)）人: 顧杰;姚佳欣;張青竹;徐忍忍;殷華湘
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京知迪知識(shí)產(chǎn)權(quán)代理有限公司 11628
• 代理人: 王勝利

本發(fā)明公開一種半導(dǎo)體器件及其制作方法、集成電路、電子設(shè)備和芯片，涉及半導(dǎo)體器件技術(shù)領(lǐng)域，用以抑制寄生溝道對(duì)半導(dǎo)體器件的影響，提高半導(dǎo)體器件的性能。該半導(dǎo)體器件包括襯底、擴(kuò)散阻擋層和環(huán)柵晶體管；擴(kuò)散阻擋層形成在襯底的表面；環(huán)柵晶體管形成在擴(kuò)散阻擋層背離襯底的表面。本發(fā)明提供的半導(dǎo)體器件及其制作方法、集成電路、電子設(shè)備和芯片用于半導(dǎo)體器件及集成電路的制作。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其半導(dǎo)體器件及其制作方法、集成電路、電子設(shè)備和芯片。

背景技術(shù)

隨著集成電路微縮技術(shù)的發(fā)展，環(huán)柵晶體管由于具有較好的溝道靜電完整性、漏電流控制和載流子一維彈道輸運(yùn)的優(yōu)勢(shì)，逐漸成為主流的半導(dǎo)體器件。

環(huán)柵晶體管是一種采用圍柵結(jié)構(gòu)將至少一個(gè)溝道包圍起來的半導(dǎo)體器件。工作時(shí)，這種環(huán)柵晶體管由于制備方式，會(huì)在柵極結(jié)構(gòu)下方的襯底表面形成寄生的漏電溝道，從而嚴(yán)重影響半導(dǎo)體器件的性能。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制作方法、集成電路、電子設(shè)備和芯片，以抑制寄生溝道對(duì)半導(dǎo)體器件的影響，從而提高半導(dǎo)體器件的性能。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括襯底、擴(kuò)散阻擋層和環(huán)柵晶體管；所述擴(kuò)散阻擋層形成在所述襯底的表面；所述環(huán)柵晶體管形成在所述擴(kuò)散阻擋層背離所述襯底的表面。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件，環(huán)柵晶體管與襯底之間具有擴(kuò)散阻擋層，使得形成環(huán)柵晶體管的源極結(jié)構(gòu)和漏極結(jié)構(gòu)的過程中，可以利用擴(kuò)散阻擋層有效的阻擋源極結(jié)構(gòu)和漏極結(jié)構(gòu)摻雜的載流子向襯底擴(kuò)散，從而抑制寄生溝道對(duì)半導(dǎo)體器件性能的影響。不僅如此，在半導(dǎo)體器件工作時(shí)，擴(kuò)散阻擋層還可以抑制半導(dǎo)體器件的短溝道效應(yīng)和閂鎖效應(yīng)。由此可見，本發(fā)明提供的半導(dǎo)體器件可以有效提高半導(dǎo)體器件的性能。

本發(fā)明還提供一種半導(dǎo)體器件的制作方法。該半導(dǎo)體器件的制作方法包括：

提供一襯底；

在所述襯底上形成擴(kuò)散阻擋層；

在所述擴(kuò)散阻擋層遠(yuǎn)離所述襯底的表面形成環(huán)柵晶體管。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件的制作方法的有益效果與上述技術(shù)方案所述半導(dǎo)體器件的有益效果相同，在此不做贅述。

本發(fā)明還提供一種集成電路。該集成電路包括至少一個(gè)上述的半導(dǎo)體器件。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的集成電路的有益效果與上述技術(shù)方案所述半導(dǎo)體器件的有益效果相同，在此不做贅述。

本發(fā)明還提供一種芯片。該芯片包括上述的集成電路。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的芯片的有益效果與上述技術(shù)方案所述半導(dǎo)體器件的有益效果相同，在此不做贅述。

本發(fā)明還提供一種電子設(shè)備。該電子設(shè)備包括上述集成電路或上述芯片。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的電子設(shè)備的有益效果與上述技術(shù)方案所述半導(dǎo)體器件的有益效果相同，在此不做贅述。

附圖說明

此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1為現(xiàn)有技術(shù)中納米片式環(huán)柵晶體管的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的半導(dǎo)體器件示意圖；

圖3為本發(fā)明實(shí)施例提供的半導(dǎo)體器件的制作流程圖；

圖4為本發(fā)明實(shí)施例提供的在擴(kuò)散阻擋層遠(yuǎn)離襯底的表面形成環(huán)柵晶體管的流程圖；