[發明專利]橋式輸出電路、電源裝置及半導體裝置

在審

• 申請號: 202010080609.X
• 申請日: 2020-02-05
• 公開（公告）號: CN111525823A
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 山越陽夫
• 申請（專利權）人: 羅姆股份有限公司
• 主分類號: H02M7/219
• 分類號: H02M7/219;H01L27/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

本發明的橋式輸出電路縮短空載時間。本發明涉及一種橋式輸出電路、電源裝置及半導體裝置。當接收到指示高側晶體管(1H)的接通的輸入信號(S_IN)時，柵極控制信號產生電路(4)將使低側晶體管(1L)斷開的低側柵極控制信號(LGCTL)輸出至低側驅動電路(2L)，另一方面，從使該低側柵極控制信號延遲所得的信號產生使高側晶體管接通的高側柵極控制信號(HGCTL)并輸出至高側驅動電路(2H)。延遲的時間由輸入信號(S_IN)、表示低側晶體管的接通/斷開狀態的信號(LGFB)、及表示輸出信號的電平的信號(S_OUT_L)控制。

技術領域

本發明涉及一種橋式輸出電路、電源裝置及半導體裝置。

背景技術

圖15表示具備半橋電路901的橋式輸出電路的構成。半橋電路901具備作為串聯連接的一對開關元件的晶體管901H及901L。在圖15的橋式輸出電路中，使晶體管901H及901L交替地接通、斷開，但為了確實地避免晶體管901H及901L同時成為接通狀態，存在它們同時成為斷開的期間，該期間稱為空載時間(空載時間期間)。

一般來說，采用如下方式，即，將其中一個晶體管的柵極電壓用作反饋信號，當確認了其中一個晶體管的斷開狀態后，使另一個晶體管接通。

[先前技術文獻]

[專利文獻]

[專利文獻1]日本專利特開2011-55470號公報

發明內容

[發明要解決的問題]

為了抑止串聯連接的一對晶體管同時接通產生的貫通電流，必需空載時間，但空載時間的增大會使橋式輸出電路的損耗或包含橋式輸出電路的裝置的損耗增大。因此，優選的是，雖然抑止貫通電流的產生但盡可能地縮短空載時間。

本發明的目的在于提供一種有助于縮短空載時間的橋式輸出電路、電源裝置及半導體裝置。

[解決問題的技術手段]

本發明的橋式輸出電路是接收輸入信號的供給并從輸出端子輸出與所述輸入信號對應的輸出信號的橋式輸出電路，其特征在于具備：第1晶體管，設置在第1電源端子與所述輸出端子之間；第2晶體管，設置在所述輸出端子與第2電源端子之間；第1檢測電路，基于作為所述第1晶體管的柵極信號的第1柵極信號檢測所述第1晶體管的接通/斷開狀態并輸出表示檢測結果的第1檢測信號；第2檢測電路，基于作為所述第2晶體管的柵極信號的第2柵極信號檢測所述第2晶體管的接通/斷開狀態并輸出表示檢測結果的第2檢測信號；柵極控制信號產生電路，基于所述輸入信號、所述第1檢測信號及所述第2檢測信號，以所述第1晶體管及所述第2晶體管不會同時成為接通狀態的方式產生第1柵極控制信號及第2柵極控制信號；第1驅動電路，基于所述第1柵極控制信號將所述第1柵極信號供給至所述第1晶體管；及第2驅動電路，基于所述第2柵極控制信號將所述第2柵極信號供給至所述第2晶體管；且所述輸入信號交替地取指示應將所述第1晶體管設為接通狀態且將所述第2晶體管設為斷開狀態的輸出接通指令電平、及指示應將所述第1晶體管設為斷開狀態且將所述第2晶體管設為接通狀態的輸出斷開指令電平，如果當所述第1晶體管為斷開狀態且所述第2晶體管為接通狀態時在所述輸入信號中存在從所述輸出斷開指令電平向所述輸出接通指令電平的切換，那么所述柵極控制信號產生電路產生用來將所述第2晶體管設為斷開狀態的所述第2柵極控制信號，并且由讓用來將所述第2晶體管設為斷開狀態的所述第2柵極控制信號延遲所得的信號產生用來將所述第1晶體管設為接通狀態的所述第1柵極控制信號，且基于作為所述輸入信號的第1延遲控制信號、表示所述第2晶體管的接通/斷開狀態的第2延遲控制信號、及表示所述輸出信號的電平或所述第1晶體管的接通/斷開狀態的第3延遲控制信號控制所述延遲的時間即延遲量。