[發明專利]三維存儲器及其制備方法、電子設備

有效

• 申請號: 202010079376.1
• 申請日: 2020-02-03
• 公開（公告）號: CN111261635B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 耿萬波;薛磊;薛家倩;劉小欣
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11556;H01L27/1157;H01L27/11573;H01L27/11582
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強

1.一種三維存儲器，其特征在于，所述三維存儲器包括：

襯底；

第一半導體結構，所述第一半導體結構設于所述襯底的一側，所述襯底與所述第一半導體結構上設有第一溝道孔，所述第一溝道孔內設有第一NAND串；其中，所述第一半導體結構的材質包括單晶硅；所述第一NAND串還延伸至所述襯底內，所述三維存儲器還包括第二半導體結構，所述第二半導體結構位于所述襯底的靠近所述第一半導體結構的一側且設于所述第一NAND串與所述襯底之間，以使所述第一NAND串與所述襯底彼此間隔，所述第一半導體結構連接所述第二半導體結構；以及

陣列存儲層，所述陣列存儲層設于所述第一半導體結構背離所述襯底的一側，所述陣列存儲層上設有第二溝道孔，所述第二溝道孔貫穿所述陣列存儲層，且所述第二溝道孔在所述第一半導體結構上的正投影位于所述第一溝道孔內，所述第二溝道孔內設有與所述第一NAND串相連的第二NAND串。

2.如權利要求1所述的三維存儲器，其特征在于，所述第一NAND串背離所述襯底的表面抵接所述陣列存儲層。

3.如權利要求1所述的三維存儲器，其特征在于，所述第二NAND串連接所述第一NAND串背離所述襯底表面的中心。

4.如權利要求1所述的三維存儲器，其特征在于，所述三維存儲器還包括平坦層與開口，所述平坦層設于陣列存儲層背離所述襯底的一側，所述開口貫穿所述平坦層與所述陣列存儲層以使所述第一半導體結構露出。

5.一種三維存儲器的制備方法，其特征在于，所述制備方法包括：

提供襯底，在所述襯底的一側形成第一犧牲層；

在所述第一犧牲層背離所述襯底的一側形成陣列存儲層；

在所述陣列存儲層上形成第二溝道孔，并在所述第一犧牲層與所述襯底上形成第一溝道孔，且所述第二溝道孔在所述第一犧牲層上的正投影位于所述第一溝道孔內；

在所述第一溝道孔內形成第一NAND串，在所述第二溝道孔內形成與所述第一NAND串相連的第二NAND串，其中，所述第一NAND串還延伸至所述襯底內；

去除所述第一犧牲層；以及

在所述襯底與所述陣列存儲層之間形成第一半導體結構，在所述第一NAND串與所述襯底之間形成第二半導體結構，以使所述第一NAND串與所述襯底彼此間隔，其中，所述第二半導體結構位于所述襯底的靠近所述第一半導體結構的一側，且所述第二半導體結構連接所述第一半導體結構。

6.如權利要求5所述的制備方法，其特征在于，在“提供襯底，在所述襯底的一側形成第一犧牲層”之后，還包括：

在所述第一犧牲層與所述襯底上形成第一溝道孔；

在所述第一溝道孔內形成第二犧牲層。

7.如權利要求6所述的制備方法，其特征在于，在“在所述第一溝道孔內形成第二犧牲層”之前，還包括：

在所述第一溝道孔內形成保護層。

8.如權利要求6所述的制備方法，其特征在于，“在所述陣列存儲層上形成第二溝道孔，并在所述第一犧牲層與所述襯底上形成第一溝道孔”包括：

蝕刻所述陣列存儲層與所述第二犧牲層，以在所述陣列存儲層上形成第二溝道孔，并在所述第一犧牲層與所述襯底上形成所述第一溝道孔。

9.如權利要求7所述的制備方法，其特征在于，在“在所述第一溝道孔內形成第一NAND串，在所述第二溝道孔內形成第二NAND串”之后，還包括：

在所述陣列存儲層與所述第二NAND串背離所述襯底的一側形成平坦層；

形成貫穿所述平坦層與所述陣列存儲層的開口。

10.如權利要求9所述的制備方法，其特征在于，“去除所述第一犧牲層”包括：

在所述平坦層背離所述襯底的一側與所述開口的孔壁上形成第三犧牲層；

去除所述第一犧牲層與至少部分所述保護層；以及

去除所述第三犧牲層。