[發明專利]差異上注免擦寫的FPGA在軌重構實現方法在審

申請號：	202010076713.1	申請日：	2020-01-23
公開（公告）號：	CN111309668A	公開（公告）日：	2020-06-19
發明（設計）人：	呼紅陽;謝元祿;張坤;霍長興;劉璟;張君宇;畢津順	申請（專利權）人：	中國科學院微電子研究所
主分類號：	G06F15/78	分類號：	G06F15/78
代理公司：	中科專利商標代理有限責任公司 11021	代理人：	吳夢圓
地址：	100029 ***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	差異上注免擦寫 fpga 軌重構實現方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本公開提供一種差異上注免擦寫的FPGA在軌重構實現方法，包括：步驟S1：在地面將新配碼與原配碼進行異或處理，生成差異配碼；步驟S2：將步驟S1所生成的差異配碼通過地軌通信傳輸到星載單機；步驟S3：將差異配碼存儲到星載FPGA配置存儲器中；以及步驟S4：通過存儲控制器對FPGA進行刷新配置，完成差異上注免擦寫的FPGA在軌重構。可在對FPGA進行配置的過程中，根據差異配碼動態修改讀出的配碼數據，使得輸出給FPGA的配碼為新配碼，避免了對存儲陣列的擦寫操作，極大的節約了在軌重構的時間。

技術領域

本公開涉及衛星數據傳輸與處理技術領域，尤其涉及一種差異上注免擦寫的FPGA在軌重構實現方法。

背景技術

目前，隨著對衛星技術的不斷發展、用戶技術指標的不斷提高以及市場競爭的日益激烈，功能度集成和輕小型化已經成為星載電子設備的一個主流趨勢。采用小型化技術能夠使星載電子設備體積減小、重量減輕、功耗降低，提高航天器承載有效載荷的能力以及功效比。采用高功能集成的小型化器件，可以減小印制板的尺寸，減少焊盤數量。FPGA是星載數字電路小型化重要的實現方式，但在現有的星載FPGA應用系統中，當衛星裝配完成，衛星發射之后，對FPGA進行重構變的十分困難，主要瓶頸在于FPGA配碼數據量太大，而在軌信號傳輸的速度很慢，完成一次完整的FPGA配碼的傳輸對于有些星載單機，理論上需要進行上百次在軌任務，在實際操作中缺乏可行性。

為了解決上述問題，目前提出的解決辦法有將原始數據進行壓縮，如采用零游程算法等，可以將數據量縮小為原來的1/5-1/3，但是仍然需要在軌對存儲器芯片進行整片擦除和重新寫入的操作。

公開內容

(一)要解決的技術問題

基于上述問題，本公開提供了一種差異上注免擦寫的FPGA在軌重構實現方法，以緩解現有技術中FPGA配碼數據量太大，在軌信號傳輸的速度很慢等技術問題。

(二)技術方案

本公開提供一種差異上注免擦寫的FPGA在軌重構實現方法，包括：

步驟S1：在地面將新配碼與原配碼進行異或處理，生成差異配碼；

步驟S2：將步驟S1所生成的差異配碼通過地軌通信傳輸到星載單機；

步驟S3：將差異配碼存儲到星載FPGA配置存儲器中；以及

步驟S4：通過存儲控制器對FPGA進行刷新配置，完成差異上注免擦寫的FPGA在軌重構。

在本公開實施例中，所述原配碼為存儲在星載FPGA配置存儲器中的配碼，即要替換的配碼。

在本公開實施例中，所述原配碼還包括存儲在其他位置的備份配碼。