[發(fā)明專利]半導體管芯及其制造方法和容納管芯的封裝件

在審

• 申請?zhí)枺?/td>: 202010076684.9
• 申請日: 2020-01-23
• 公開（公告）號: CN111490016A
• 公開（公告）日: 2020-08-04
• 發(fā)明（設(shè)計）人: D·G·帕蒂;M·A·阿萊奧
• 申請（專利權(quán)）人: 意法半導體股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L27/06;F16L59/02;H01L21/762;H01L21/8232
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;崔卿虎

本文描述了半導體管芯及其制造方法和容納管芯的封裝件。一種半導體管芯包括具有功率區(qū)域和包圍功率區(qū)域的外圍區(qū)域的結(jié)構(gòu)體。至少一個功率器件位于功率區(qū)域中。溝槽絕緣裝置沿第一方向從前側(cè)朝向后側(cè)在結(jié)構(gòu)體中延伸，溝槽絕緣裝置被適配用于阻止熱沿著與第一方向正交的第二方向從功率區(qū)域朝向外圍區(qū)域傳導。溝槽絕緣裝置在第二方向上的延伸大于結(jié)構(gòu)體沿第一方向的厚度。

技術(shù)領(lǐng)域

本公開涉及半導體管芯、制造半導體管芯的方法以及容納半導體管芯的封裝件。

背景技術(shù)

氮化鎵(GaN)基半導體器件因其屬性(諸如高擊穿電場、高載流子密度、高電子遷移率和高飽和率)而在功率電子應(yīng)用領(lǐng)域引起了相當多的關(guān)注。另一方面，存在基于具有大尺寸、低成本和高可擴展性的硅上GaN(GaN-on-Si)平臺的用于實現(xiàn)智能功率集成電路(智能功率IC)的已知技術(shù)。

當前，高電壓功率部件(例如，功率晶體管、GaN基HEMT(高電子遷移率晶體管)器件等)在容納低電壓外圍器件并形成混合數(shù)字/模擬電路的芯片上制造或鍵合到這樣的芯片。特別地，采用與利用CMOS硅技術(shù)獲得的外圍電路相關(guān)聯(lián)的GaN基技術(shù)，獲得了諸如參考電壓發(fā)生器、電壓比較器和電壓轉(zhuǎn)換器的模擬功能塊。

在上述技術(shù)方案中，例如，針對有害的操作條件(例如，過電流和過電壓的情況下)，外圍電路具有例如保護和/或控制功率部件的功能，并且對于保證高電壓功率部件的魯棒控制、更大的功能性和更高的可靠性是必需的。

非常期望將功率器件集成在容納外圍功能塊的同一芯片中，從而盡可能提高集成密度。

但是，外圍電路的性能(例如，功率器件的性能)取決于溫度。由功率器件生成的過高溫度可能導致外圍電路故障，或者在極端情況下燒壞芯片或其部分。

已提出了用于在電路級別管理溫度的解決方案(例如，過溫保護電路)。同樣，已知在封裝級別使用散熱器的冷卻方案。

然而，當集成密度增加并且電子功率器件與外圍電路之間的距離更小時，上述解決方案并不令人滿意。

發(fā)明內(nèi)容

本公開提供了半導體管芯、制造半導體管芯的方法以及容納半導體管芯的封裝件，其克服現(xiàn)有技術(shù)的限制。

根據(jù)本公開，提供了如所附權(quán)利要求所限定的半導體管芯、制造半導體管芯的方法以及容納半導體管芯的封裝件。

附圖說明

為了更好地理解本公開，現(xiàn)在僅通過非限制性示例的方式參考附圖描述本公開的一些實施例，在附圖中：

圖1是根據(jù)本發(fā)明的一些實施例的沿圖2的截面線I-I截取的、在功率區(qū)域和外圍區(qū)域之間設(shè)置有電絕緣區(qū)域的管芯的一部分的截面圖；

圖2是圖1的管芯的俯視圖；

圖3是根據(jù)本公開的一些實施例的在功率區(qū)域和外圍區(qū)域之間設(shè)置有電絕緣區(qū)域的管芯的一部分的截面圖；

圖4圖示了容納圖1或圖3的管芯的封裝件的一部分；以及

圖5至圖7圖示了根據(jù)一些實施例的圖1或圖3的管芯的功率區(qū)域的制造的變化。

具體實施方式

圖1以三軸笛卡爾參考系X、Y、Z的側(cè)視截面圖圖示了根據(jù)本公開的一個方面的管芯1的一部分。圖1中圖示的元件沒有以相同的比例來被表示，而是示意性地并且通過示例的方式來被表示，以便于理解本公開。

管芯1包括：襯底2，其由諸如硅的半導體材料制成并且例如由具有P型摻雜的硅制成，具有沿Z軸方向彼此相對的前側(cè)2a和背側(cè)2b；外延層4，其由外延生長的硅(例如，具有N型摻雜)制成，其在襯底2的前側(cè)2a之上延伸；以及電介質(zhì)層6，其由例如氧化硅(SiO₂)制成，其在外延層4的頂面4a之上延伸。